[发明专利]液晶显示器栅极驱动装置

说明书

技术领域

本发明涉及液晶显示技术，尤其涉及一种液晶显示器栅极驱动装置。

背景技术

液晶显示器栅极驱动装置用于为栅线提供驱动信号，包含多级移位寄存器单元。如图1a所示为现有技术中液晶显示器栅极驱动装置结构示意图，如图1b所示为现有技术移位寄存器单元的时序图。其中每一级移位寄存器单元(Shift Register，简称SR)均包括高电压信号输入端(VDDIN)、低电压信号输入端(VSSIN)、第一时钟信号输入端(CLKIN)、第二时钟信号输入端(CLKBIN)、栅极驱动信号输出端(OUT)、信号输入端(INPUT)以及复位信号输入端(RESETIN)，除第一级移位寄存器单元(SR₁)和最后一级移位寄存器单元(SR_n+1)之外，每一级移位寄存器单元的栅极驱动信号输出端均和与自身相邻的上一级移位寄存器单元的复位信号输入端以及与自身相邻的下一级移位寄存器单元的信号输入端连接，第一级移位寄存器单元的信号输入端(INPUT)输入帧起始信号(STV)，最后一级移位寄存器单元(SRn+1)的信号输出端(OUT_n+1)和与其相邻的上一级移位寄存器单元(SRn)的复位信号输入端(RESETIN)以及自身的复位信号输入端(RESETIN)连接。每一级移位寄存器单元的信号输出端均连接一条栅线(GL)，用于为该栅线提供栅极驱动信号。每级移位寄存器单元的高电压信号输入端(VDDIN)和高电压信号线A连接，高电压信号线A中输入高电压信号(VDD)；低电压信号输入端(VSSIN)和低电压信号线B连接，低电压信号线B中输入低电压信号(VSS)；第一时钟信号输入端(CLKIN)与第一时钟信号线C连接，第一时钟信号线中输入第一时钟信号(CLK)；第二时钟信号输入端(CLKBIN)与第二时钟信号线D连接，第二时钟信号线中输入第二时钟信号(CLKB)。

图1b中，每一级移位寄存器单元的信号输出端(OUT)每隔一帧时间输出一个高电平，控制相应行的薄膜晶体管(TFT)打开，从而实现液晶显示器的逐行扫描。最后一级移位寄存器单元(SR_n+1)输出的高电平同时作为自身和上一级移位寄存器单元(SR_n)的复位信号。现有技术中，栅极驱动信号的延迟较大。如图1c所示为图1b中信号输出端(OUT_n)输出的栅极驱动信号与第二时钟信号的对比示意图，从图1c中可以看出，第n级移位寄存器单元(SR_n)的信号输出端(OUT_n)输出的栅极驱动信号的上升沿与第二时钟信号(CLKB)的上升沿之间存在较大延迟。其中，td为第二时钟信号(CLKB)上升沿的50％与信号输出端(OUT_n)输出的栅极驱动信号的上升沿的50％之间的时间差。并且，现有技术中，各个信号输出端由电源充电至高电平之后直接放电至低电平，电荷充放量大，各个信号输出端输出的高电平信号没有被充分利用，造成栅极驱动装置功耗大。

发明内容

本发明针对现有技术中存在的问题，提供一种液晶显示器栅极驱动装置，能够减小每级移位寄存器单元输出的栅极驱动信号的延迟，并且功耗小。

为了实现上述目的，本发明提供了一种液晶显示器栅极驱动装置，包括多级移位寄存器单元和多条时钟信号线，所述多条时钟信号线均与所述多级移位寄存器单元连接，用于使所述多级移位寄存器单元产生栅极驱动信号，每级移位寄存器单元均包括信号输出端，前级移位寄存器单元的信号输出端与后级移位寄存器单元的信号输出端分别连接第一释放电路模块，所述第一释放电路模块用于使所述前级移位寄存器单元的信号输出端输出的高电平信号的电荷释放到所述后级移位寄存器单元的信号输出端。

本发明还提供了一种液晶显示器栅极驱动装置，包括多级移位寄存器单元和多条时钟信号线，所述多条时钟信号线均与所述多级移位寄存器单元连接，用于使所述多级移位寄存器单元产生栅极驱动信号，所述多条时钟信号线均包括时钟信号主线和辅线，所述时钟信号主线和辅线并联；

所述多条时钟信号线中的两条时钟信号线之间连接有第二释放电路模块，所述第二释放电路模块用于使一条时钟信号主线上的高电平信号的电荷释放到另一条时钟信号主线。