[发明专利]一种处理器系统及其访存方法

说明书

技术领域

本发明涉及处理器领域，特别是涉及由多核处理器组成的处理器系统领域，更具体地说，本发明涉及一种处理器系统及其访存方法。 

背景技术

多核处理器是指在单个芯片上集成多个微处理器核的一种处理器体系结构，可以并行地执行程序代码，在不提升处理器工作频率的情况下，降低处理器的功耗，并获得很高的聚合性能。在这种处理器中互连结构是芯片的中枢，处理器核、2级缓存(Cache)及输入输出(I/O)等模块通过互连结构连接构筑成完整的芯片，并通过互连结构完成数据信息的传输交换，因此互连结构的设计直接决定着多核处理器系统的扩展性、实现复杂度和通信效率。 

与由单处理器核芯片为基础构筑的多处理器系统相比，多核处理器的互连设计面临诸多限制。首先，多核互连结构需要在芯片上的2维环境下实现，给芯片互连拓扑结构的选择带来制约，超立方体等多维互连结构不能直接应用于多核处理器的片上互连。其次，在片上环境中，互连结构的走线数量和走线通道受限于金属层数(一般为6-8层)的制约。第三，在进入纳米级工艺后，互连线的延迟取代门延迟成为主导芯片时延的主要因素，导致模块间的全局数据通信延迟增大。 

在上述因素的影响下，传统的互连方法如总线、交叉开关、2维网格(MESH)等难以满足多核处理器对可扩展性、效率等方面的要求。例如，总线结构需要实现全局的仲裁机制，难以克服线延迟的影响，同时，多个模块共享总线又会对可扩展性和效率造成影响。交叉开关虽然可以避免实现全局仲裁，但是其资源消耗(包括走线、缓冲区等)与连接模块的数量成平方关系，不具有良好的可扩展性。2维MESH结构是一种分布式的控制结构，虽然可以克服总线和交叉开关的弊端，具有一定的扩展性，但是需要实现较为复杂的路由控制机制。 

申请号为200810062164.1的中国发明专利，公开了一种嵌入式异构多核体系片上通信互联组织层次的实现方法，与本发明相比，它只适用于嵌入式异构多核的片上通信互连，具有一定的局限性；并且其采用总线互连方式，对多核处理器的扩展性造成制约。申请号为200710103959.8的中国发明专利，公开了一种多处理器系统，与本发明相比，它虽然也是利用了交叉开关，但并没有实现共享二级缓存，使得在路由实现上增加了开销，通信效率较低，并且也对多核处理器的扩展性造成制约。 

发明内容

本发明的目的在于提供一种处理器系统及其访存方法，是采用二维网格(Mesh)作为处理器系统的基本互连拓扑结构，并在Mesh网络中的每个结点设置一个交叉开关，来实现核间的数据传输。其能够提高多核处理器系统的扩展性，实现复杂度和通信效率。 

为实现本发明的目的而提供的一种多核处理器，采用二维网格作为基本互连拓扑结构，所述二维网格中的每个结点包括：交叉开关，主设备，以及从设备，其中： 

所述交叉开关，包括多个主设备接口模块和多个从设备接口模块，用于分别连接所述主设备和从设备，以及与所述二维网格中的其他相邻结点的交叉开关互连，进行处理器核间的数据传输，所述主设备接口模块和从设备接口模块分别包括两级内部缓存； 

所述主设备，用于通过与所述交叉开关连接，向所述从设备主动发起读/写请求； 

所述从设备，用于通过与所述交叉开关连接，接受所述主设备的请求并进行数据或状态响应； 

其中， 

所述从设备的数据都能够被所有主设备共享。 

所述交叉开关，包括：至少五个主设备接口模块，和至少五个从设备接口模块，其中： 

四个主设备接口模块，用于分别与所述交叉开关所在结点的东、南、西、北四个方向的二维网格中的其他结点互连，每个主设备接口模块包括两级内部缓存； 

其余主设备接口模块中的每一主设备接口模块，用于连接主设备，所述每一主设备接口模块包括两级内部缓存； 

四个从设备接口模块，用于分别与所述交叉开关所在结点的东、南、西、北四个方向的二维网格中的其他结点互连，每个从设备接口模块包括两级内部缓存； 

其余从设备接口模块中的每一从设备接口模板，用于连接从设备，所述每一从设备接口模块包括两级内部缓存。 

所述主设备接口模块和所述从设备接口模块都包括五类数据传输通道，分别是写地址通道、写数据通道、读地址通道、读数据通道和写应答通道，其中写地址通道、写数据通道、和读地址通道由主设备发向从设备；读数据通道和写应答通道由从设备发向主设备。 

所述四个主设备接口模块和所述四个从设备接口模块空闲时，还用于连接I/O控制器。