[发明专利]一种增强外延后光刻套准精度的方法有效
| 申请号: | 200910057423.6 | 申请日: | 2009-06-17 |
| 公开(公告)号: | CN101924013A | 公开(公告)日: | 2010-12-22 |
| 发明(设计)人: | 王雷;吴鹏;阚欢 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
| 主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/20;G03F7/00 |
| 代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王函 |
| 地址: | 201206 上*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 增强 外延 光刻 精度 方法 | ||
技术领域
本发明涉及一种半导体器件的工艺集成方法,尤其涉及一种增强外延后光刻套准精度的方法。
背景技术
半导体器件中,在单晶衬底上通过外延技术形成相同单晶结构不同掺杂的外延层,作为器件的衬底层或垂直方向的绝缘层,可以大大提高器件的击穿电压和降低衬底电阻。对于高电压高电流或高速器件是非常常用的一种技术手段。
而对于某些将EPI(外延)做为衬底的器件,通常会在外延之前在器件垂直下方形成埋层用作绝缘层或连线层,此时要求后续的器件形成都在此区域内,并要求外延后的光刻层次有较高的套刻精度,同时对于越小尺寸的器件,套刻精度要求越高。
现在一般的技术方法通过在外延生长前形成如图1A所表示的图形作为光刻套刻测量的前层标准,此方法对于EPI层厚度较薄或图形畸变不严重的工艺,可以在外延后形成比较理想的套刻图形进行后续的光刻工艺。但是对于EPI层很厚的工艺,由于EPI工艺本身的限制,成长的膜覆盖性很好,加上一些热过程,导致测试图形边缘的垂直断面平滑化,导致外延后台阶的深度不足,且生长后的形状会随外延工艺和断面形状不断变化,使套刻图形对比度变差且不稳定。
发明内容
本发明要解决的技术问题是提供一种增强外延后光刻套准精度的方法。
为解决上述技术问题,本发明提供一种增强外延后光刻套准精度的方法,包括如下步骤:
(1)在外延层生长前进行光刻产生特定的测试图形,该测试图形由一矩形及该矩形的外框图形组成;
(2)对外延层的衬底进行干法刻蚀;
(3)外延层生长;
(4)后续工艺,采用步骤(3)外延层生长后形成的带有光刻标记的衬底来制造各种器件。
步骤(1)中所述的外框图形由多个形状和大小相同的小图形构成。所述的小图形的尺寸为0.1~10微米,该小图形的形状可以是方形,矩形或其他形状。
步骤(1)所述的外框图形是一排或复数排。
步骤(2)中所述干法刻蚀形成的图形表面晶向与原有衬底单晶晶向均不同。
在步骤(1)之前增加如下步骤:在衬底上沉积一层氧化物作为步骤(2)中的刻蚀阻挡层;并在步骤(2)与步骤(3)之间增加如下步骤:采用含HF的药液进行湿法去除所述的刻蚀阻挡层。
步骤(3)所述的外延层与衬底晶向完全相同。
和现有技术相比,本发明具有以下有益效果:采用本发明方法,产生的层错缺陷的对比度很高,通过层错缺陷形成的包络线有很强的对比度,可以进行精确和准确的测量,保证光刻套刻精度。
附图说明
图1是现有的测试图形与本发明的测试图形比较示意图,图1A是现有的测试图形,图1B是本发明的测试图形;
图2是EPI生长时存在非单晶结构缺陷形成层错的原理图;
图3是不同晶向的衬底产生的层错缺陷的形状示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明一种增强外延后光刻套准精度的方法,其步骤为:
(1)在外延层生长前进行光刻产生特定的测试图形;步骤(1)中的特定测试图形如图1B所表示,由一矩形及该矩形的外框图形组成,该外框图形由多个形状和大小相同的小图形构成。其小图形的尺寸为0.1~10um(微米),形状可以是方形,矩形或其他形状。由小图形构成的外框图形可以是一排或复数排。
(2)对外延层的衬底进行干法刻蚀;
(3)外延层生长,产生与衬底晶向完全相同的外延层材料,同时根据工艺需要进行掺杂。例如衬底是单晶硅,EPI可以长出晶向相同的单晶硅。EPI工艺的目的就是为了得到和衬底晶向相同且掺杂浓度不同的衬底,根据需要可以掺杂N或P型杂质,可以调节掺杂量,得到不同电阻率的外延层。该步骤采用常规的外延层生长工艺方法及工艺条件。
(4)后续工艺,生长完外延层后相当于提供了一个带有光刻标记的衬底,可以用来制造各种器件。
步骤(2)中干法刻蚀为对外延层衬底的刻蚀。同时为了避免对其他衬底的损伤,可以在步骤(1)前在衬底上沉积一层氧化物作为步骤(2)中刻蚀的阻挡层,避免非图形区域受到损伤在后续的EPI工艺中形成缺陷。同时,步骤(2)干法刻蚀形成的图形表面晶向与原有衬底单晶晶向均不同(一般EPI工艺的衬底本身就是单晶,被刻蚀后的图形由于受到损伤,其表面晶向结构与衬底不同),保证后续EPI生长时在图形区域产生与衬底不同的晶向,从而形成层错缺陷。
同时如果采用氧化物作为刻蚀阻挡层,可以在后续EPI成长前采用含HF的药液进行湿法去除。
本发明的一种增强外延后光刻套准精度的方法,利用外延成长为严格按照晶格产生单晶,对于晶格缺陷会产生层错缺陷的原理,其原理图和形状如图2和图3所表示。通过外延前产生的光刻对准图形设计为一系列小的图形,然后对衬底进行刻蚀人为产生晶格缺陷,在后续成长中,这些缺陷会随着外延成长产生层错缺陷,最终由这些缺陷图形形成包络线,产生高对比度的光刻对准记号,提高了后续光刻层次的套准精度测量精度,基于此种方法可以得到更精确和准确的模型补偿值,大大提高外延后的光刻套准精度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910057423.6/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





