[发明专利]一种电源钳制静电保护电路

说明书

技术领域

本发明涉及半导体集成电路领域，尤其涉及一种电源钳制静电保护电路。

背景技术

在半导体集成电路静电保护电路设计中，电源钳制电路的设计非常重要。 输入输出单元由于面积有限，静电保护器件的尺寸不会太大。而电源单元相 比输入输出单元有更多的空间用于静电保护，一般都将电源钳制器件的尺寸 设计的比较大，触发电路设计的也比较复杂以提供较敏感的静电触发，帮助 输入输出电路进行静电电流释放。

但是，这种公用的、集中的钳制电路只放在电源单元中。如果输入输出 单元数目过多造成某些单元与电源单元的距离太大，则该钳制电路无法很好 的帮助输入输出单元进行静电电流释放。

发明内容

为了解决上述的技术问题，提供了一种电源钳制静电保护电路，其目的 在于，在不增加输入输出单元面积的前提下，利用输入输出单元已有的输入 输出到地和输入输出到电源的静电防护器件，实现部分电源到地的静电释放 路径。

本发明提供了一种电源钳制静电保护电路，包括电源焊垫、地焊垫以及 输入/输出单元；电源焊垫与电源总线连接，地焊垫与地总线连接；输入/输 出单元包括第一电阻、电容、第一反相器、PMOS三极管、NMOS三极管和 输入/输出焊垫；还包括正向缓冲器和第二反相器，用于控制PMOS三极管和 NMOS三极管释放静电。

第一反相器的输出端分别与正向缓冲器的输入端和第二反相器的输入端 连接，第二反相器的输出端与PMOS三极管的栅极连接，正向缓冲器的输出 端与NMOS三极管的栅极连接。

第一电阻与电容串联后接在电源总线和地总线之间，第一反相器的输入 端连接在电容与电阻之间，PMOS三极管的源极与电源总线连接，PMOS三 极管的漏极与NMOS三极管的源极连接，NMOS三极管的漏极与地总线连 接，PMOS三极管的漏极和输入/输出焊垫连接。

本发明提供了一种新型的分布式的可埋入输入输出单元的电源钳制静电 保护电路。在不增加输入输出单元面积的前提下，利用输入输出单元已有的 输入输出到地和输入输出到电源的静电防护器件，实现了部分电源到地的静 电释放路径，从而将电源和地单元的面积释放出来，用于抗耦合电容的放置， 达到节省面积的作用。并且由于将原本集中的钳制电路分到输入输出单元中， 输入输出单元与电源单元的距离产生的寄生电阻不再成为静电释放的瓶颈。 从而在有大量输入输出单元的芯片中实现较好的静电保护能力。

附图说明

图1是现有的电源钳制单元(VDD cell)电路示意图；

图2是本发明提供的源钳制静电保护电路示意图。

具体实施方式

下面结合附图，对本发明做进一步的详细描述。

图1是一种先前的电源钳制单元电路示意图。电源钳制单元中的电路即 为独立的电源静电保护钳制电路。图1中由虚线段构成的曲线显示了静电释 放测试(ESD zapping)发生在VDD Pad和GND Pad之间时静电电流释放的 路径，此时电流完全流经电源钳制单元中的电源静电保护钳制电路，不会经 过输入/输出单元(I/O单元)中的静电保护电路。

图2是本发明的源钳制静电保护电路示意图。在I/O单元中，将原先ESD NMOS的触发电路进行修改。将原先出发电路的输出(A点)通过正向缓冲输 出到NMOS的栅极，同时通过反向器输出到PMOS的栅极。当VDD收到静 电正电荷冲击时，其电位相对于GND会迅速增加，该触发电路可以很及时 有效的将NMOS栅极电位抬高，并将PMOS栅极电位降低，通过这两个串 联MOS的开启进行静电荷的释放。图2中由虚线段构成的曲线显示了ESD zapping发生在VDD Pad和GND Pad之间时静电电流释放的路径，虽然省去 了VDD单元中独立的电源静电保护钳制电路，但ESD电流仍然可以通过各 个I/O单元中的串联的ESD NMOS和ESD PMOS进行泻放，从而达到相同 的电源钳制静电保护的目的。