[发明专利]一种基于可逆逻辑门的DES加密系统的运算单元设计方法

说明书

技术领域

本发明涉及一种DES加密系统的运算单元，特别涉及一种基于可逆逻辑门的低功耗DES加密系统的运算单元。

背景技术

DES加密算法是至今为止在加密系统中应用最广泛的私有加密算法，通常分为硬件和软件实现两种形式，尽管软件实现加/解密的过程方便且设计灵活，但加/解密过程的计算量大，实现速度较慢且安全性不能得到保证。而硬件实现加/解密具有高速度、高可靠性等特点，可以应用在智能卡、移动电话、无线传感器等移动设备。而这些移动设备对功耗要求非常苛刻，因此，研究如何设计低功耗的加密系统具有重要的意义。

Landauer指出，不可逆逻辑计算中，每比特信息的丢失，产生kTln2焦尔的热量，这里k为玻尔兹曼常数，T为绝对温度。不考虑材料和工艺因素，传统电路中能量的消耗是由计算的不可逆性引起的。Bennett证明了如果计算是以可逆的方式进行，将不会产生kTln2的能量消耗，因此一个系统能量消耗的总量与计算时丢失的比特数有直接的关系。只有当系统是由可逆门组成时，才可以实现可逆计算。可逆逻辑操作不丢失信息且消耗非常少的热量。因此，用可逆逻辑门设计成的电路单元去构建DES加密系统，可以大大的降低系统能耗。

发明内容

本发明的目的是提供一种用于低功耗DES加密系统的运算单元，及该运算单元中的可逆D触发器，用来解决DES加密系统中功耗要求比较高的数据加密问题。

本发明通过以下的技术方案实现的：

一种用于低功耗DES加密系统的可逆D触发器，由第一Fredkin门、第一Feynman门、第二Fredkin门、第二Feynman门级联而成，第一Fredkin门的第二比特输出作为第一Feynman门的第一比特输入，第二Fredkin门的第三比特输出作为第二Feynman门的第一比特输入，第一Feynman门的第一比特输出作为第二Fredkin门的第三比特输入，且第一、第二Feynman门的第二比特输出分别反馈至第一、第二Fredkin门的第二比特输入。

一种用于低功耗DES加密系统的运算单元，其通过可逆移位寄存器，Fredkin门，Feynman门，可逆寄存器以及S盒，P盒以及扩展置换单元级联而成，所述Fredkin门实现数据选择功能，所述Feynman门实现异或功能。

本申请对DES加密系统中运算单元的主要器件进行了基于可逆逻辑门的可逆设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。

附图说明

图1：可逆D触发器的结构。

图2：基于可逆逻辑门的运算单元的结构框图。

图3：由可逆D触发器构成的n位可逆移位寄存器。

图4：由可逆D触发器构成的n位可逆寄存器。

具体实施方式

DES加密系统包括三部分：控制单元、密钥单元和运算单元。控制单元主要是由计数器构成；密钥单元主要由数据选择器，移位寄存器以及异或门等器件组成；运算单元主要由移位寄存器构成。对各功能单元中的器件采用可逆逻辑门设计，进而完成各功能单元的可逆设计，可以避免系统中因逻辑信息位的丢失产生的能量损失，减少系统能耗。

本申请主要介绍加密系统中基于可逆逻辑门设计的运算单元。

运算单元在控制单元的控制下，接收明文或密文，利用密钥单元产生的子密钥对数据进行初始置换，循环迭代和逆初始置换，最后输出密文或明文。接收和发送数据可以通过移位寄存器来实现，并利用置换的规则，通过连线的方式完成初始置换和逆初始置换。迭代运算的过程主要包括扩展运算E，S盒运算和P盒运算。本申请中扩展后的48位数据通过一个Feynman门与子密钥进行异或，再经过ROM形式的S盒变换为32位数据，最后通过P置换得到输出数据。这里的扩展运算和P置换仅需要一些连线资源。具体运算单元的可逆设计如图2所示，接收的明文或密文经过可逆移位寄存器，输出分成相等的两部分，分别作为上Fredkin门第二比特和下Fredkin门第三比特的输入，两个Fredkin门的第三比特输出为经过选择后的数据，分别送入两个扩展置换单元。上扩展置换单元扩展置换后的输出直接送入上可逆寄存器单元；下扩展置换单元扩展置换后的输出作为左Feynman门的第一比特输入，左Feynman门的有效输入经过S盒、P盒单元后作为右Feynman门的第二比特输入。下可逆寄存器的输出反馈至上Fredkin门的第三比特输入，同时作为右Feynman门的第一比特输入；上可逆寄存器的输出则反馈至下Fredkin门的第二比特输入。