[发明专利]体衬底上制造的被隔离的三栅极晶体管

说明书

背景技术

在集成电路器件的制造中，随着器件尺寸的持续减小，诸如三栅极晶体管的多栅极晶体管已经变得更流行。在常规工艺中，三栅极晶体管通常被制造在体硅衬底上，或被制造在绝缘体上硅衬底上。在一些情况下，由于体硅衬底的成本低并且由于其使得三栅极制造工艺的复杂度更小，所以体硅衬底是优选的。在其它情况下，由于三栅极晶体管的改善的短沟道特性，所以绝缘体上硅衬底是优选的。

在体硅衬底上，三栅极晶体管的制造工艺经常在将金属栅电极的底部与晶体管主体(body)(即，鳍)的底部处的源极和漏极延伸尖端(extensiontip)对准时遇到问题。当三栅极晶体管形成在体衬底上时，为了最佳的栅极控制且减小短沟道效应，需要正确的对准。例如，如果源极和漏极延伸尖端比金属栅电极还要深，则可能发生穿通。或者，如果金属栅电极比源极和漏极延伸尖端还要深，则结果可能会出现不期望的栅极盖寄生。

因此，需要一种三栅极晶体管制造工艺，该工艺结合了体衬底所提供的制造的容易性以及绝缘体上硅衬底所提供的改善的短沟道效应。

附图说明

图1示出了常规三栅极器件。

图2是根据本发明的实施方式形成被隔离的半导体主体的方法。

图3至10示出了在执行图2的工艺时形成的结构。

图11是根据本发明的另一实施方式形成被隔离的半导体主体的方法。

图12至14示出了在执行图11的工艺时形成的结构。

具体实施方式

这里描述的是在体半导体衬底上制造具有改善的短沟道效应的三栅极晶体管的系统和方法。在以下描述中，将利用本领域技术人员为向其它本领域技术人员传达其工作内容而通常采用的术语来描述示例性实施方式的各方面。然而，本领域技术人员将会明了，可以仅利用一些所述方面来实施本发明。出于解释的目的，对具体的数量、材料和构造进行了阐述，以便对示例性实施方式有透彻的理解。然而，本领域的技术人员将会明了，可以在没有这些具体细节的情况下实施本发明。在其它情况下，省略或简化了公知特征，以免使示例性实施方式不清楚。

将以最有助于理解本发明的方式将各种操作依次描述为多个分立操作，然而，不应将描述的顺序解释为暗指这些操作必须是与顺序有关的。具体而言，不必按照所呈现的顺序来执行这些操作。

本发明的实施方式提供了一种在体半导体衬底上制造三栅极晶体管的工艺，其中所述三栅极晶体管被完全隔离，从而结合了简单的体上三栅极工艺与绝缘体上硅上的三栅极的更好的短沟道特性。根据本发明的实施方式，用于三栅极晶体管的半导体主体形成在体衬底之外。该半导体主体还经常被称为三栅极晶体管的“鳍”。接下来，利用氧化工艺在所述半导体主体下面制造氧化物层。所述氧化物层将所述半导体主体与所述体衬底隔离且减小结电容。

作为参考，图1示出了常规三栅极晶体管100。如图所示，三栅极晶体管100形成在诸如体硅衬底的体半导体衬底102上。三栅极晶体管100包括半导体主体104，该半导体主体104也被称为三栅极晶体管100的鳍结构。半导体主体104通常由与体衬底102相同的材料形成。三栅极晶体管100还包括由诸如多晶硅或金属的导电材料形成的金属栅电极106。如图所示，金属栅电极106与半导体主体104的三个独立的表面相邻，从而形成晶体管的三个独立的栅极。

源极区104A和漏极区104B形成在金属栅电极106的相对侧上的半导体主体104中。沟道区(未标记出)形成在源极和漏极区104A/B之间的半导体主体104中且在金属栅电极106下方。如本领域技术人员所公知的，源极和漏极尖端延伸(未示出)可以形成在所述沟道区中。由于在介面108处半导体主体104并不与衬底102隔离，所以尖端延伸的底部与金属栅电极106的底部的对准是至关重要的。如果所述尖端延伸向下穿透进入衬底102，或如果所述尖端延伸没有穿透至半导体主体104的底部，则可能会产生短沟道效应问题。

图2是根据本发明的实施方式在体衬底上形成被隔离的半导体主体的方法200。图3至图10示出了在执行方法200时形成的结构的截面图。

方法200从提供体衬底开始，在所述体衬底上可以形成本发明的被隔离的半导体主体(图2的202)。在本发明的实施方式中，所述体衬底可以由硅或硅合金形成。在另一实施方式中，所述体衬底可以包括诸如锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓的材料，以上任何一种材料均可以与硅结合。