[发明专利]用于形成双金属栅极结构的方法

说明书

技术领域

本公开一般涉及半导体处理，并且更具体地，涉及用于形成双金属栅极结构的方法。

背景技术

在半导体处理领域中，随着栅极电介质厚度不断下降，多晶硅栅极结构的使用变得越来越不可行。当半导体处理不使用二氧化硅作为栅极电介质以利于电介质具有高介电常数(也称为高k电介质)时，多晶硅栅极变得更成问题。克服由多晶硅栅极引入的一些问题的一种方案是使用金属栅极。在双金属栅极工艺中，第一金属用于形成PMOS(p沟道金属氧化物半导体)器件的栅极，第二不同金属用于形成NMOS(n沟道MOS)器件。通过使用不同的金属，可以针对每种类型的器件优化功函数。然而，在传统的双金属栅极集成(integration)中，一些处理步骤，如金属蚀刻和硬掩模去除，可能损伤双金属栅极结构的高k栅极电介质，从而降低器件性能。

附图说明

通过示例的方式说明本发明，并且本发明不受附图的限制，在附图中同样的附图标记表示类似的要素。出于简明和清晰的目的，示出图中的要素，并且所述要素不一定按比例绘出。

图1示出根据一个实施例在半导体层上具有沟道区层的半导体结构的截面图。

图2示出根据一个实施例在半导体层上和沟道区层上形成保护层并且在保护层上形成图案化掩模层之后的图1的半导体结构的截面图。

图3示出根据一个实施例在去除保护层的暴露部分之后的图2的半导体结构的截面图。

图4示出根据一个实施例在去除在图2中形成的图案化掩模层之后的图3的半导体结构的截面图。

图5示出根据一个实施例在半导体层和保护层上形成栅极电介质层、在电介质层上形成栅极电极层、在栅极电极层上形成导电层以及在导电层上形成图案化掩模层之后的图4的半导体结构的截面图。

图6示出根据一个实施例在使用在图5中形成的图案化掩模层图案化在图5中形成的栅极电介质层、栅极电极层和导电层之后的图5的半导体结构的截面图。

图7示出根据一个实施例在去除在图5中形成的图案化掩模层之后的图6的半导体结构的截面图。

图8示出根据一个实施例在去除保护层之后的图7的半导体结构的截面图。

图9示出根据一个实施例在导电层和沟道区层上形成栅极电介质层、在栅极电介质层上形成栅极电极层、在栅极电极层上形成导电层以及在栅极电极层上形成图案化掩模层之后的图8的半导体结构的截面图。

图10示出根据一个实施例在去除在图9中形成的导电层、栅极电极层和栅极电介质层的一部分之后的图9的半导体结构的截面图。

图11示出根据一个实施例在去除在图9中形成的图案化掩模层之后并且在导电层上形成栅极加厚层和在栅极加厚层上形成图案化掩模层之后的图10的半导体结构的截面图。

图12示出根据一个实施例在形成两个栅极堆叠之后的图11的半导体结构的截面图。

图13示出根据一个实施例在形成具有图12的栅极堆叠的基本完整的半导体器件之后的图12的半导体结构的截面图。

具体实施方式

第一金属栅极用于NMOS器件并且第二不同金属栅极用于PMOS器件的双金属栅极集成可以用于解决与多晶硅栅极相关的问题，并且使得能够针对每种器件优化功函数。此外，通过对PMOS器件和NMOS器件的沟道区使用不同材料可以进一步提高所述器件的性能。例如，当在一种半导体材料(例如硅)中形成NMOS器件的沟道区时，该器件可能表现得很好，而当在不同的半导体材料(例如硅锗)中形成PMOS器件的沟道区时，该器件可能表现得更好。因此，下面描述的一个实施例包括双金属集成，其还考虑到NMOS器件和PMOS器件的不同类型沟道区。

图1示出具有半导体衬底12的半导体结构10。半导体衬底12包括埋入氧化物层14和埋入氧化物层14上的半导体层13。半导体层13包括将用于形成NMOS器件的NMOS阱区16和将用于形成PMOS器件的PMOS阱区18。半导体层13还包括隔离区20、22和24以隔离不同的阱区。注意，每个阱区，例如阱区16和18，可以用于形成任意数量的器件。在所示出的实施例中，半导体衬底被示为半导体层13覆盖埋入氧化物层14的绝缘体上半导体(SOI)衬底。然而，在可选实施例中，衬底12可以是不存在埋入氧化物层14的体半导体衬底。半导体层13可以包括任何半导体材料。在一个实施例中，半导体层13是硅层。

半导体层13包括在其中将形成一个或多个NMOS器件的NMOS器件区30和在其中将形成一个或多个PMOS器件的PMOS器件区32。注意，NMOS器件区30可以包括任意数量的NMOS阱区，如NMOS阱区16，并且PMOS器件区32可以包括任意数量的PMOS阱区，如PMOS阱区18。