[实用新型]自动检测并校正总线极性的电路结构

权利要求书

1.一种自动检测并校正总线极性的电路结构，其特征在于包括：

边沿检测电路，通过媒体访问单元接现场总线，生成同步总线输入信号和边沿检测信号，接收移位比较电路的边沿检测使能信号；

时钟恢复电路，接收边沿检测信号，输出采样时钟信号；

移位比较电路，接收同步后的总线信号，输出总线移位输出信号、总线极性信号，边沿检测使能信号和极性检测信号；

相位校正电路，接收总线移位输出信号、总线极性信号，输出正极性的总线信号。

2.按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述边沿检测电路包括：

同步电路，由第一～二触发器(D1～D2)组成，其中第一触发器(D1)数据输入端接收总线信号，输出接至第二触发器(D2)的数据端口，第二触发器(D2)输出同步总线信号，至移位比较电路；

检测电路，由第三～四触发器(D3～D4)、第一非门(NOT1)和第一与门(AND1)组成，其中：边沿检测使能信号接至第三触发器(D3)和第四触发器(D4)的使能端；同步后的总线信号经第一非门(NOT1)接至第一与门(AND1)的一个输入端；第三触发器(D3)输出连接至第一与门(AND1)的另一个输入端；第一与门(AND1)的输出接至第四触发器(D4)的数据端，输出边沿检测信号。

3.按权利要求2所述自动检测并校正总线极性的电路结构，其特征在于：第一～四触发器(D1～D4)的时钟端口与时钟信号相连接。

4.按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于：所述时钟恢复电路包括：

第一计数器(CNT1)，接收边沿检测信号，输出为计数值；

第六比较器(CMP6)，一个输入信号为第一计数器(CNT1)的计数值，另一输入端接固定电平“0111”，输出为比较结果；

第五触发器(D5)，以第六比较器(CMP6)比较结果为输入信号，输出采样时钟信号至移位比较电路。

5.按权利要求4所述自动检测并校正总线极性的电路结构，其特征在于：所述第一计数器(CNT1)和第五触发器(D5)分别与时钟信号相连。

6.按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述移位比较电路包括：

移位电路，由第二十一～三十六触发器(D21～36)组成，第二十一触发器(D21)的输入端接收同步总线输入信号，第二十一～三十五触发器(D21～35)的输出依次与第二十二～三十六触发器(D22～36)的输入端相连，第三十六触发器(D36)输出信号为总线移位输出信号，接至相位校正电路；

第一～五比较器(CMP1～CMP5)，一个输入端接收第二十一～二十八触发器(D21～D28)输出的总线信号，另一输入端依次接常低标电平、常高电平、前导码电平、正极性开始定界符电平、负极性开始定界符电平；

第一或门(OR1)，一个输入端接收来自第一比较器(CMP1)的总线空闲低状态的检测信号，另一端输入端接收来自第二比较器(CMP2)的总线空闲高状态的检测信号；

第二或门(OR2)，一个输入端接收第四比较器(CMP4)输出的总线正极性标志码的检测信号，另一端输入接收第五比较器(CMP5)输出的总线负极性标志码的检测信号，输出连接到第十九触发器(D19)的数据输入端口；

第十七触发器(D17)，输入端与第一或门(OR1)输出端相连，清零端与第三比较器(CMP3)的输出相连，第十七触发器(D17)输出边沿检测使能信号至边沿检测电路中第三触发器(D3)和第四触发器(D4)的使能端；

第十八触发器(D18)，置位端接收第四比较器(CMP4)输出的总线正极性标志码的检测信号，清零端接收第五比较器(CMP5)输出的总线负极性标志码的检测信号，输出总线极性信号；

第十九触发器(D19)，数据端与第二或门(OR2)输出端相连，输出极性检测信号；

第二十一～三十六触发器(D21～36)，第十七～十九触发器(D17～D19)分别与时钟恢复电路所产生的采样时钟信号相连。

7.按权利要求1所述自动检测并校正总线极性的电路结构，其特征在于所述极性校正电路包括：

第二非门(NOT2)，其输入为总线移位输出信号，输出取反相位信号；

多路选择器(MUX)，一个输入端接第二非门(NOT2)相位取反信号，另一个输入端接总线移位输出信号，选择端为总线极性信号，选通总线信号的正极性进行输出；

第二十触发器(D20)，接收多路选择器(MUX)正极性的总线信号，使能端接极性检测信号，时钟端接时钟恢复电路所产生的采样时钟信号，输出正极性总线信号。