[发明专利]后加减速控制装置和后加减速控制方法无效
申请号: | 200810302548.6 | 申请日: | 2008-07-04 |
公开(公告)号: | CN101620436A | 公开(公告)日: | 2010-01-06 |
发明(设计)人: | 洪荣煌;唐伟德;赖幼仙;邱志豪 | 申请(专利权)人: | 鸿富锦精密工业(深圳)有限公司;赐福科技股份有限公司 |
主分类号: | G05B19/416 | 分类号: | G05B19/416 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518109广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 减速 控制 装置 方法 | ||
1.一种后加减速装置,包括:
一模拟滤波器,设定其截取频率,经极零点相符法的模拟数字转换运算,转换成一数字滤波器;该数字滤波器包括:
一信号输入单元,用于接收一速度命令信号或脉冲频率信号;
一信号输入缓存单元,连接该信号输入单元,该信号缓存单元包括多个连接于信号输入单元的延迟单元,用于暂存该速度命令信号或脉冲频率信号;
一信号运算单元,连接于该信号输入缓存单元,该信号运算单元包括一输入乘法器,连接于这些延迟单元;一输出乘法器,连接于这些延迟单元,该输入乘法器和该输出乘法器各具有一组相对应的乘算因子,该两组乘算因子由所设定的截取频率和极零点相符法的模拟数字转换运算求得;一加法器,和这些乘法器连接,用于将缓存单元内的速度命令信号或脉冲频率信号运算;
一信号输出单元,用于接收该信号运算单元运算后的信号并输出;以及一信号输出缓存单元,连接于该信号输出单元及该信号运算单元之间,用于将输出的信号暂存以供信号运算单元后续运算。
2.如权利要求1所述的后加减速装置,其特征在于,该数字滤波器为一低通滤波器。
3.如权利要求1所述的后加减速装置,其特征在于,该信号输出单元和信号输入单元相同,可输出数字滤波信号予伺服电路。
4.一种后加减速控制方法,包括:
提供一模拟滤波器,设定滤波器的截取频率,通过模拟数字转换运算,将此模拟滤波器转换成数字滤波器;该数字滤波器的信号输入单元,接收来自插补运算器的信号,该输入单元的信号暂存于一信号输入缓存单元;提供一信号运算单元,将缓存单元内的信号进行运算后传送到一信号输出单元,输出信号予一伺服电路,用来驱动一伺服马达,同时将输出信号暂存于信号输出缓存单元中进行后续的运算。
5.如权利要求4所述的后加减速控制方法,其特征在于,该模拟滤波器为三阶巴特沃斯滤波器,信号截取频率范围为1kHz以下。
6.如权利要求4所述的后加减速控制方法,其特征在于,模拟数字转换运算是利用极零点相符法运算,该数字滤波装置为一低通滤波器。
7.如权利要求4所述的后加减速控制方法,其特征在于,该信号暂存单元包括多个延迟单元,连接于信号输入单元。
8.如权利要求4所述的后加减速控制方法,其特征在于,该信号运算单元包括一输入乘法器,连接于这些延迟单元;一输出乘法器,连接于这些延迟单元,该输入乘法器和该输出乘法器各具有一组相对应的乘算因子,该两组乘算因子由所设定的截取频率和极零点相符法的模拟数字转换运算求得;将信号缓存单元中的所有延迟的输入及输出信号,各别乘上一预设的因子;一加法器,连接于该乘法器,并将该些信号相加。
9.如权利要求4所述的后加减速控制方法,其特征在于,该信号输出单元和信号输入单元相同,可输出数字滤波信号予伺服电路。
10.如权利要求4所述的后加减速控制方法,其特征在于,实际输出的讯号,小数部分累积到下次再输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(深圳)有限公司;赐福科技股份有限公司,未经鸿富锦精密工业(深圳)有限公司;赐福科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810302548.6/1.html,转载请声明来源钻瓜专利网。