[发明专利]自动配平电路

说明书

技术领域

本发明涉及一种用于确定集成电路中的配平位的电路。

背景技术

集成电路具有在电路的操作参数范围内的所需操作点。为了达到此所需操作点，制造商必须调节某些位以调节提供到系统的各种组件的信号。这些经调节的位通常称为配平位。

过去，用以下方式执行配平位的设定。首先，制造商设计测试程序。所述测试程序设定配平位，将配平位施加到电路，并测量结果。测试程序分析结果并基于结果修改配平位。重复此过程直到找到用于促使电路在所需操作点处执行的最佳位组为止。将所述最佳位组写入到寄存器以在电路操作期间使用。此方法大大增加了设计集成电路的时间和成本。

已进行若干尝试以产生一种在不必针对所设计的每个电路写入新的测试程序的情况下设定配平位的过程。然而，大多数现有技术解决方案简单地尝试配平位的每一组合直到测量到电路性能的所需结果为止。此方法具有两个主要缺点。第一，此程序非常耗时且过程较密集。在针对n个配平位的最糟糕情况下，所述程序进行2n个测试来找到适当的配平位。第二，此程序不能找到最佳位组。事实上，此程序可找到满足参数但不是最佳配平位组的配平位组。

发明内容

根据本发明的自动配平电路解决以上和其它问题并作出此项技术中的进步。自动配平电路的第一优点是，所述电路减少了针对每一电路设计而设计单独测试的需要。这减少了设计新电路所需的费用和时间。自动配平电路的第二优点是，大大减少了找到配平位所需的时间和计算。

附图说明

以下具体实施方式中描述且以下附图中展示本发明的以上和其它特征及优点，附图中：

图1说明根据本发明的第一示范性实施例的自动配平电路的框图；

图2说明根据本发明的第一示范性实施例的取样时钟产生电路的框图；

图3说明根据本发明的第一示范性实施例的配平校准电路的框图；以及

图4说明根据本发明的第一示范性实施例的寄存器电路的框图。

具体实施方式

本发明涉及一种用于设定集成电路中的配平位的电路和过程。下文描述本发明的优点和特征。适当时，不同图中所示的组件的参考标号相同。

本发明涉及一种设定集成电路中的配平位的过程和/或电路。此过程将配平位设定为若干部分。根据本发明，所述过程和/或电路首先确定粗略位的值。出于此论述的目的，粗略位是配平位的最高位。然而，所属领域的技术人员将认识到，粗略位可以是配平位的低位部分，或出于此类系统的设计者可能要求的任何原因而选择的配平位中的某些位。所述过程和/或电路接着根据本发明确定精细位。出于此论述的目的，精细位是配平位的低位。然而，所属领域的技术人员将认识到，精细位也可以是高位或设计者出于任何原因而选择的任何数目的位。

图1-自动配平电路的示范性实施例

图1说明根据本发明一个示范性实施例的自动配平电路100的框图。自动配平电路100包含取样时钟产生器105、校准电路110和寄存器电路115。自动配平电路100经由路径125接收系统时钟信号。路径125将自动配平电路连接到集成电路(未图示)的配平输入。路径130将集成电路的输出连接到自动配平电路100。

取样时钟产生器105经由路径120接收系统时钟信号。所接收的时钟信号接着被划分为较小信号以产生具有较低频率的取样时钟。在示范性实施例中，将系统时钟信号除以八，以从每一系统时钟信号产生八个取样时钟信号。取样时钟产生器105接着经由路径135将取样时钟信号传输到校准电路110并经由路径140传输到寄存器电路115。

校准电路110经由路径130从集成电路接收数据。校准电路110以取样时钟的速率对来自集成电路的数据进行取样。在操作的第一部分期间，校准电路110确定测试标准是否满足粗略位的要求。如果满足标准，那么将粗略配平信号施加到路径150并传输到寄存器电路115。设定粗略位之后，校准电路110针对精细位使用相同程序。如果满足以上满足的标准，那么将精细配平信号施加到路径145并传输到寄存器电路115。