[发明专利]自动配平电路

权利要求书

1.一种设定集成电路中的配平位的方法，其包括：

确定一组粗略位，其中所述粗略位是所述配平位的第一部分；

确定一组精细位，其中所述精细位是所述配平位的第二部分；以及

将所述组粗略位和所述组精细位存储在寄存器中以用于所述集成电路中。

2.根据权利要求1所述的方法，其中所述确定所述组粗略位的步骤包括：

接收系统时钟信号；以及

将所述系统时钟信号划分为取样时钟信号，其中所述取样时钟信号具有低于所述系统时钟信号的频率。

3.根据权利要求1所述的方法，其中所述确定所述组粗略位的步骤包括：

选择一组充当所述粗略位的测试位；

将所述组测试位在每一取样时钟信号上施加到所述电路；

读取每一取样时钟信号上的所述电路的输出；

确定所述输出是否满足每一取样时钟的标准；以及

响应于所述输出满足所述标准预定数目的所述取样时钟信号的确定而设定所述粗略位。

4.根据权利要求3所述的方法，其中所述设定所述粗略位的步骤包括：

响应于所述输出满足所述标准所述预定次数的所述确定而断言粗略配平信号。

5.根据权利要求3所述的方法，其中所述设定所述粗略位的步骤包括：

在寄存器电路中接收所述粗略位信号；以及

响应于接收到所述粗略位信号将所述测试位作为粗略位存储在寄存器中。

6.根据权利要求1所述的方法，其中所述确定所述组精细位的步骤包括：

接收系统时钟信号；以及

将所述系统时钟信号划分为取样时钟信号，其中所述取样时钟信号具有低于所述系统时钟信号的频率。

7.根据权利要求5所述的方法，其中所述确定所述精细位的步骤包括：

选择一组充当所述精细位的测试位；

将所述组测试位在每一取样时钟信号上施加到所述电路；

读取每一取样时钟信号上的所述电路的输出；

确定所述输出是否针对每一取样时钟满足标准；以及

响应于所述输出满足所述标准预定数目的所述取样时钟信号的确定而设定所述精细位。

8.根据权利要求7所述的方法，其中所述设定所述精细位的步骤包括：

响应于所述输出满足所述标准所述预定次数的所述确定而断言精细配平信号。

9.根据权利要求7所述的方法，其中所述设定所述精细位的步骤包括：

在寄存器电路中接收所述精细位信号；以及

响应于接收到所述粗略位信号将所述测试位作为精细位存储在寄存器中。

10.根据权利要求1所述的方法，其进一步包括：

响应于所述存储所述粗略位和所述精细位而断言配平信号。

11.一种用于设定集成电路中的配平位的电路，其包括：

粗略位校准电路，其用于确定一组粗略位，其中所述粗略位是所述配平位的第一部分；以及

精细位校准电路，其用于确定一组精细位，其中所述精细位是所述配平位的第二部分。

12.根据权利要求11所述的电路，其进一步包括配平位寄存器电路，用于将所述组粗略位和所述组精细位存储在寄存器中以用于所述集成电路中。

13.根据权利要求12所述的电路，其中所述配平位寄存器电路包括：

用于接收所述粗略位信号的输入；

经配置以响应于接收到所述粗略位信号而存储所述测试位作为粗略位的电路。

14.根据权利要求11所述的电路，其进一步包括：

取样时钟产生电路，其用于接收系统时钟信号，并将所述系统时钟信号划分为取样时钟信号，其中所述取样时钟信号具有低于所述系统时钟信号的频率。

15.根据权利要求14所述的电路，其中所述粗略位校准电路包括：

经配置以选择一组充当所述粗略位的测试位的电路；

经配置以将所述组测试位在每一取样时钟信号上施加到所述电路的电路；

经配置以读取每一取样时钟信号上的所述电路的输出的电路；以及

经配置以确定所述输出是否针对每一取样时钟满足标准的电路。