[发明专利]用于SRAM接口转SDRAM接口的电路及转换方法

说明书

技术领域

本发明涉及同步动态存储器(Synchronous Dynamic Random AccessMemory，简称SDRAM)，特别是一种用于同步静态存储器(SynchronousRandom Access Memory，本文中以下简称SRAM)接口转SDRAM接口的电路及转换方法。

背景技术

随着芯片技术的发展和PC的广泛应用，SDRAM的价格越来越低廉。与此同时，手持终端的应用越来越丰富，手持终端软件的体积越来越庞大，对内存的要求也越来越大。

同步静态存储器最大的缺点就是价格昂贵，相同容量的同步静态存储器的价格是SDRAM的十倍左右。因此如何采用SDRAM取代同步静态存储器，来降低终端设备的成本，成了急需解决的问题。

发明内容

为克服上述已有技术的不足，本发明要解决的技术问题是提供一种用于同步静态存储器接口转SDRAM接口的电路及转换方法，应用在手持终端当中，同步静态存储器接口转成SDRAM接口，CPU可以通过同步静态存储器总线接口对SDRAM进行读、写等操作。

为解决上述技术问题，本发明的技术方案是：

一种用于同步静态存储器接口转SDRAM接口的电路，包括CPU、复杂可编程逻辑器件和SDRAM芯片，

所述的CPU包括一个同步静态存储器接口，该同步静态存储器接口的写控制端WE、读控制端RE、片选信号端CS、地址信号端ADDR分别与所述复杂可编程逻辑器件的第一写控制端WE1、读控制端RE、片选信号端CS、第一地址信号端ADDR1相连，所述的CPU的数据信号端DATA与所述SDRAM芯片的数据信号端DATA相连，

所述复杂可编程逻辑器件的列地址锁存信号、行地址锁存信号、第二写控制端WE2、块地址信号端BANK、第二地址信号端ADDR2、时钟使能信号CKE分别与所述SDRAM芯片的列地址锁存信号、行地址锁存信号、写控制端WE、块地址信号端BANK、地址信号端ADDR、时钟使能信号CKE相连。

所述复杂可编程逻辑器件是Lattice公司的LC4064V，其驱动时钟MCLK是由50MHz的压控振荡器提供。

所述SDRAM芯片的片选信号端CS直接接地。

所述复杂可编程逻辑器件每隔64毫秒向所述的SDRAM芯片发送数据自动刷新的命令序列。

所述复杂可编程逻辑器件每隔64毫秒向所述SDRAM发送时钟挂起命令序列。

一种应用上述用于同步静态存储器接口转SDRAM接口的电路的转换方法，包括以下步骤：

所述的SDRAM芯片上电以后的初始化步骤；

所述的CPU向所述复杂可编程逻辑器件发出读数据命令之后的读SDRAM步骤；

所述的CPU向所述复杂可编程逻辑器件发出写数据命令之后的写SDRAM步骤。

该方法还包括所述SDRAM芯片的自刷新步骤，包括：

步骤D1：自刷新；

步骤D2：返回所述SDRAM芯片的所有管脚的初始化状态。

该方法还包括所述SDRAM芯片的时钟挂起步骤，包括：

步骤E1：初始化所述SDRAM芯片的所有管脚的状态；

步骤E2：时钟挂起；

步骤E3：返回所述SDRAM芯片的所有管脚的初始化状态。

所述的初始化步骤包括：

步骤A1：初始化所述SDRAM芯片的所有管脚的状态；

步骤A2：给所有的数据块预充电；

步骤A3：根据时钟频率和地址范围设置所述SDRAM芯片的相关参数；

步骤A4：返回所述SDRAM芯片的所有管脚的初始化状态。

所述的读SDRAM步骤包括：

步骤B1：给所有的数据块预充电；

步骤B2：根据CPU给出的地址总线，激活所述SDRAM芯片的相应数据块；

步骤B3：读取SDRAM芯片；

步骤B4：给相应的数据块预充电；

步骤B5：返回所述SDRAM芯片的所有管脚的初始化状态。

所述的写SDRAM步骤包括：

步骤C1：给所有的数据块预充电；

步骤C2：根据地址总线，激活所述SDRAM芯片的相应数据块；

步骤C3：写SDRAM芯片；

步骤C4：给相应的数据块预充电；

步骤C5：返回所述SDRAM芯片的所有管脚的初始化状态。

与现有技术相比，本发明的有益效果是：