[发明专利]薄膜晶体管阵列基板的制造方法

说明书

本申请是申请人于2006年8月25日提交的、申请号为“200610125671.6”的、发明名称为“薄膜晶体管阵列基板的制造方法”的发明专利申请的分案申请。

技术领域

本发明有关于一种主动元件阵列基板的制造方法，且特别有关于一种薄膜晶体管阵列基板的制造方法。

背景技术

由于低温多晶硅薄膜晶体管(low temperature poly-silicon thin filmtransistor，LTPS TFT)克服了电子迁移率的问题，而且，更提供了互补式(complementary)电路技术。因此，低温多晶硅薄膜晶体管在元件缩小化、面板开口率、画面品质与解析度上都有极大的优势。除此之外，目前低温多晶硅薄膜晶体管的设计不仅具有将驱动电路整合于玻璃上的特性，而且，其系统集成度的提升，更使面板同时具有窄框化(narrow frame size)与高画质的特性。再者，低温多晶硅薄膜晶体管还具有低功率消耗、低电磁干扰等优点，因此，其工艺的发展与改良受到极为广泛的重视。以下将就两种现有的低温多晶硅薄膜晶体管的制造方法进行说明。

图1A至图1E为现有的一种低温多晶硅薄膜晶体管阵列基板制造流程示意图。请先参考图1A所示，现有的低温多晶硅薄膜晶体管阵列基板的制造方法包括下列步骤。首先，提供一基板110，且基板110具有一周边区110a与一阵列区110b。然后，在基板110上形成一缓冲层(buffer layer)120。然后，在缓冲层120上形成多个第一多晶硅岛状物(poly-silicon island)130a、多个第二多晶硅岛状物130b与多个第三多晶硅岛状物130c。其中，第一与第二多晶硅岛状物130a、130b配置于周边区110a上，而第三多晶硅岛状物130c配置于阵列区110b上。在基板110上形成图案化光阻层210，以覆盖第一多晶硅岛状物130a。接着，以图案化光阻层210为掩膜对第二与第三多晶硅岛状物130b、130c进行一沟道掺杂工艺(channel doping process)S110。然后，移除图案化光阻层210。

请参考图1B所示，在基板110上形成图案化光阻层220b，以覆盖第一多晶硅岛状物130a以及第二与第三多晶硅岛状物130b、130c的部份区域。然后，以图案化光阻层220b为掩膜对这些第二与第三多晶硅岛状物130b、130c进行一第二离子注入工艺(ion implantation process)S120b，以在各第二多晶硅岛状物130b内形成一第二源极/漏极132b以及在各第三多晶硅岛状物130c内形成一第三源极/漏极132c。此外，在各第二源极/漏极132b之间即是一第二沟道区134b，而在各第三源极/漏极132c之间即是一第三沟道区134c。然后，移除图案化光阻层220b。

请参考图1C所示，在缓冲层120上形成一栅绝缘层140，并覆盖这些第一、第二与第三多晶硅岛状物130a、130b、130c。然后，在栅绝缘层140上形成多个第一栅极150a、多个第二栅极150b、多个第三栅极150c与多个电容电极150d。接着，对这些第二与第三多晶硅岛状物130b、130c进行一轻掺杂漏极离子注入工艺S130，以形成多个第二轻掺杂漏极136b与多个第三轻掺杂漏极136c。

请参考图1D所示，在基板110上形成图案化光阻层220a，以覆盖第二与第三多晶硅岛状物130b、130c。然后，对这些第一多晶硅岛状物130a进行一第一离子注入工艺S120a，以形成多个第一源极/漏极132a。此外，在各第一源极/漏极132a之间即是一第一沟道区134a。然后，移除图案化光阻层220a。

请参考图1E所示，在栅绝缘层140上形成一第一图案化保护层160，并暴露出各第一源极/漏极132a的部份、各第二源极/漏极132b的部份与各第三源极/漏极132c的部份。接着，在第一图案化保护层160上形成多个第一源极/漏极导体层170a、多个第二源极/漏极导体层170b与多个第三源极/漏极导体层170c。其中，各第一源极/漏极导体层170a与第一源极/漏极132a电性连接，而各第二源极/漏极导体层170b与第二源极/漏极132a电性连接。此外，各第三源极/漏极导体层170c与第三源极/漏极132c电性连接。