[发明专利]信息处理装置及其控制方法

说明书

技术领域

本发明涉及一种将重要的信息存储在多个存储器中的信息处理装置及其控制方法。 

背景技术

信息处理装置通常采用以下机制：将即使在正常断电、写入存储器的过程中产生噪声、或意外断电时也必须保持的重要的信息写入多个半导体存储器中以对该重要的信息进行备份。将以一种用作信息处理装置的图像处理装置的多功能外围设备(以下称为MFP)为例。MFP中的重要的信息例如包括用于计费功能的打印计数的计数器值、设备的主要设定值、FAX功能的电话簿、以及电子邮件功能的地址列表，这些是一旦消失就难以再次输入的设定值和保存值。 

图14是示出信息处理装置1400的结构的框图。在如图14所示的信息处理装置1400中，在不同的定时将重要的信息从SOC(片上系统)1250经由并行IF而写入重要信息备份单元105的SRAM 1210、SRAM 1220及FRAM 1240中。将同一值存储在三个存储器中，以使消失的可能性减小。SOC是集成有CPU及ASIC、并将它们安装在单个封装中的芯片。 

图15是示出在信息处理装置1400中的存储器中的写入的定时的时间图。图16是示出从信息处理装置1400中的存储器中的读取的定时的时间图。如图15及图16所示，信息处理装置1400在不同的定时执行在存储器中的写入或从存储器中的读取。SRAM是易失性存储器，并单独地需要电池电路1230。FRAM比作为与FRAM相类似的非易失性存储器的EEPROM更昂贵。与由EEPROM来形成存储器相比，信息处理装置1400的结构使成本增加。 

由此，提出了降低信息处理装置1400的成本的图17中所示的信息处理装置1700。图17是示出信息处理装置1700的结构的框图。在信息处理装置1700中，在不同的定时将重要的信息从SOC 1260经由串行IF而写入重要信息备份单元105中的串行EEPROM 1270、1280、1290中。与信息处理装置1400相比，信息处理装置1700通过使用EEPROM作为存储器并使用串行接口作为接口而使成本降低。 

图18是示出在信息处理装置1700中的存储器中的写入的定时的时间图。图19是示出从信息处理装置1700中的存储器中的读取的定时的时间图。如图18及图19所示，在信息处理装置1700中的存储器中的写入以及从该存储器中的读取的速度比信息处理装置1400中的那些速度低。主要原因是信息处理装置1700的存储器接口为串行接口。存储器存取时间长会降低软件性能。同时，存储器存取时间长会使数据在噪声或意外断电的影响下而失真的可能性增加。 

日本特开第2004-110407号公报(专利文献1)提出了一种在无需CPU频繁地轮询的情况下容易地通知写入结束从而减轻主机CPU的软件负荷的串行EEPROM。 

然而，传统的技术存在下列问题。如上所述，信息处理装置1400实现了满意的存储器存取速度，但是由于SRAM单独地需要电池电路并且FRAM很昂贵而导致成本很高。信息处理装置1700可以通过使用串行IFEEPROM来降低成本，但是降低了存储器存取速度。在信息处理装置1700中，延长了存储器存取时间，导致降低了软件性能。另外，存储器存取时间长会使数据在噪声或意外断电的影响下而失真的可能性增加。根据专利文献1，可以减小主机CPU的处理负荷，但是没有提出针对存储器存取时间长导致的数据失真的措施。 

发明内容

本发明使得能够实现一种在确保数据可靠性的同时，使存储器存取时间缩短并降低成本的信息处理装置。