[发明专利]地址译码器故障的检测

说明书

技术领域

本发明涉及数据处理系统的领域。更具体地，本发明涉及当存取存储器单元阵列时对使用的地址译码器内的故障(fault)的检测。

背景技术

已知技术提供包括一个或多个存储器单元阵列的存储器，每个存储器单元阵列具有地址译码器，其用于译码输入地址以便产生字线信号，以存取在该阵列内的一行存储器单元。随着工艺几何尺度趋于更小尺寸、且操作电压更低，在此存储器内发生软错误和/或硬错误可能性增大，例如带电粒子撞击引起破坏(disruption)而改变储存在存储器中的位(比特)值，或门控失效(gate failing)从而毁坏所涉及的数据值。某些存储器装置可用于临界环境，在此环境下数据的完整性非常重要。为了有助于减少与数据毁坏相关的问题，已知的是提供储存在存储器中与数据相关联的错误校正码(ECC)。这些错误校正码允许检测储存的位值中的错误，并校正该位值。依据所用的特定错误校正码方案，有可能使用关联的错误校正码校正位错误，但错误校正码所需的储存量将随其能够校正的最大位错误数而增加。由于除了所关心的数据外还需要储存这些错误校正码，这些错误校正码存储器会消耗更大的电路面积。在成本、功耗及效率方面，此额外开销是不利的，但当数据的完整性非常重要且必需一定程度的故障容许度(fault tolerance)时(例如，在安全临界系统中，诸如汽车防死锁刹车系统(anti-lock break system))，此额外开销变得合理。

存储器可引起的另一更微妙问题涉及地址译码器的正确操作。在地址译码器可引起软或硬错误使得输入地址信号被译码，但用作产生到存储器单元错误行的字线信号，且随后返回来自该存储器单元错误行的数据，就像数据来自存储器单元的正确行一样。数据本身将匹配其错误校正码值，且因而将不会被检测为错误。在安全临界系统内，在地址译码器操作中的这样一种错误可能具有严重后果。处理在地址译码器内的这样错误的提议是，将数据和错误校正码分离为存储器的不同部分，每一部分具有它们自己的地址译码器，从而通过不同的地址译码器单独地译码输入地址，以存取数据值及用于那些数据值的错误校正码。因而，如果在任一地址译码器中发生错误，则错误校正码将不匹配数据值，且有可能检测到错误。

尽管在表面上看来，这是有吸引力的提议，但在现实生活中它有显著的不利条件。与必须提供第二地址译码器相关联的面积开销相当显著且不利。此外，错误校正码主要地旨在检测和校正在错误校正码所涵盖的、数据值内的一个或两个单个位错误。在地址译码器功能失灵的情况下，数据值很有可能完全不同于那些意在由错误校正码涵盖的数据值，因而超过了错误校正码校正那些错误的任何能力，且在某些情况产生一虚假结果，其中错误校正码碰巧恰好匹配由于该地址译码器故障而恢复的完全不同的数据。例如，在高达25％的情况下，纠一检二(single errorcorrect double error detect，SEC-DED)码可能无法检测地址译码器错误。在某些应用中，此潜在错误水平可能是不可接受的。

发明内容

从一方面看来，本发明提供一种存储器，其包括：

存储器单元阵列；

地址译码器，其响应于输入地址以产生字线信号，以便能够存取在所述阵列内的一行存储器单元，所述字线信号也使得能实现地址识别数据的读取，所述地址识别数据与所述行相关联并指示所述行的地址；及

译码器故障检测电路，其响应于所述输入地址和所述地址识别数据，以在如果使用所述字线信号存取的所述行的所述地址识别数据不匹配所述输入地址时，检测错误的地址译码器操作。

本发明认识到，由地址译码器产生的、以在存储器阵列存储器取一行数据值的字线信号，也可用于存取指示该行存储器单元的地址的数据值。因而，所返回的数据将包含数据值本身、和指示那些数据值的地址的数据。然后可将指示那些数据值的地址的数据与提供给地址译码器的输入地址比较，且其间的任何不匹配可用于检测地址译码器中的错误。由于与存储器单元各行关联的地址是静态的，识别地址的数据能以相对有效的方式储存，以降低与其储存相关联的开销。

尽管不同行存储器单元有可能共享公共数据识别地址值，以便降低需要在识别地址值的数据中提供的位数量，这种布置将意味着在少数情况下地址译码器故障可能碰巧存取正好具有正确地址识别数据的不正确行的存储器单元。如果每行存储器单元具有不同的与其关联的地址识别数据，则可避免这种可能性。