[发明专利]高压变频器的传感器信号反馈装置有效

专利信息
申请号: 200810111623.0 申请日: 2008-05-15
公开(公告)号: CN101277091A 公开(公告)日: 2008-10-01
发明(设计)人: 杜心林;沈士军 申请(专利权)人: 北京合康亿盛科技有限公司
主分类号: H02P27/04 分类号: H02P27/04;G08C19/00;G08C19/16;G08C19/28;G08C19/36
代理公司: 北京德琦知识产权代理有限公司 代理人: 夏宪富
地址: 100043北京市石景山*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 高压 变频器 传感器 信号 反馈 装置
【说明书】:

技术领域

发明涉及一种结构新颖、抗干扰功能强、传输速率高的高压变频器的传感器信号反馈装置,属于高压变频器的智能调速配套控制设备的技术领域。

背景技术

在高压大功率矢量控制的变频器的传动控制技术上,如果需要提高变频器的调速范围、扭矩特性和快速响应等能力,那么变频器的传感器是必不可少的配套设备。这里的变频器传感器主要用于反馈电机的转动速度及电机转子位置,目前使用的变频器的传感器基本上都是以生产厂商的接口为准,这些接口应用于小功率、低压的工业控制过程中没有太大问题。但是,如果应用在高压大功率的强干扰场合,就会出现很多问题。例如:信号的稳定性差、抗干扰能力差、传输距离近,传输误码率高等,这样就造成变频器的工作可靠性大打折扣。

现在变频器的通用传感器是编码器:一种用于速度控制或位置控制系统的检测元件,例如光电编码器:通过光电转换将电机转子上的机械几何位移量转换成脉冲或数字量,以便向变频器的主控制装置反映该电机的运转速度及其转轴的位置信息。这种编码器的接口有两个:一个是以差分输出的速度信号,另一个是位置信息,接口信息采用串行或并行信号输出。其中并行信号在长距离传输时,所占用的空间体积之大及其成本之高都是设计人员必须考虑的问题,另外,上述接口还存在下述共性问题:抗干扰能力差,传输距离短,速度慢,误码率高,实时性差等,尤其是在周围环境有非常强的电磁干扰和电磁辐射的高压大功率变频器的恶劣工作条件下,传统的传感器基本处于瘫痪而无法正常工作。因此,现在急需研发一种能够很好地解决上述问题的传感器信号反馈装置,以便使得高性能、高可靠性的高压大功率变频器的特性得以体现出来。这个紧迫课题也就自然地成为业内技术人员关注的热点。

发明内容

有鉴于此,本发明的目的是提供一种高压变频器的传感器信号反馈装置,该装置能够很好地解决现有传感器产品用于高压变频器时存在有传输可靠性差、传输距离短、响应速度慢和体积大等各种问题,以满足高压大功率变频器的智能调速控制技术的需要。

为了达到上述目的,本发明提供了一种高压变频器的传感器信号反馈装置,其特征在于:该装置的控制电路包括:对来自传感器的输入信号进行增强纠错能力和并串转换处理的现场可编程门阵列FPGA芯片、将该FPGA芯片的输出信号传输到主控装置的光纤和/或差分双绞线,以及对输入信号进行纠错校验和串并转换处理的、采用FPGA芯片组成的主控装置的接口电路。

该装置的控制电路还包括:顺序连接的传感器输入信号的接口电路、信号整形电路,该信号整形电路的输出连接至进行增强纠错能力和并串转换处理的FPGA芯片的输入端,该FPGA芯片设有两条输出电路:一条通过功率放大器和光纤驱动器将输出信号经由光纤连接送至主控装置接口电路,另一条则通过光电耦合器和差分驱动器经由差分双绞线将信号送至主控装置接口电路。

所述FPGA芯片的输出电路是根据高压变频器的现场实际状况选择其中一条或两条进入工作状态:作为无源光信号的光纤传输适用于速度高、传输距离长、或不受电磁干扰的场合;差分双绞线的传输特点是成本低、距离长、防干扰效果好,适用于数据传输速率要求不高的场合。

该装置的控制电路设有两组电源,其中一组电源用于对光电耦合器的输出端电路和对外输出差分信号的差分驱动器供电,另一组电源用于对输入信号接口电路、信号整形电路、FPGA芯片、功率放大器、光纤驱动器和光电耦合器的输入端电路供电。

所述对传感器输入信号进行增强纠错能力和并串转换处理的FPGA芯片内控制逻辑的电路结构包括:顺序连接的数据锁存模块、数据校验模块、数据编码模块、对数据进行并串转换的输出模块,以及数据校验模块和时钟电路;其中数据校验模块接收数据编码模块的输出,在对输入的编码数据进行添加纠错校验信息处理后,其输出信号连接至进行并串转换的输出模块;时钟电路的输出分别连接至数据锁存模块、数据校验模块、数据编码模块和并串转换的输出模块。

所述数据校验模块对输入的编码数据进行的添加纠错校验信息是添加奇偶校验CRC信息。

所述主控装置的接口电路的FPGA芯片内控制逻辑的电路结构包括:顺序连接的对数据进行串并转换的输入接口模块、数据解码模块、数据锁存和输出模块,以及数据校验模块和时钟电路;其中数据校验模块接收数据解码模块的输出,在对输入的解码数据进行纠错校验处理后,其输出信号连接至数据锁存和输出模块;时钟电路的输出分别连接至串并转换的输入接口模块和数据解码模块。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京合康亿盛科技有限公司,未经北京合康亿盛科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810111623.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top