[发明专利]一种FPGA电路故障检测装置

说明书

技术领域

本发明涉及电路容错技术领域，特别是涉及一种现场可编程门阵列(FPGA)电路故障检测装置。

背景技术

可靠性是计算机设计过程中必须考虑的重要问题，针对提高系统可靠性的需求，人们提出了各种有效的容错技术，如三模冗余(Triple ModularRedundancy，TMR)技术、错误检测与纠正(Error Detection And Correction，EDAC)技术、奇偶校验技术、基于时间冗余的采样判决技术等。这些技术主要可以分成三类：面积冗余、时间冗余以及信息冗余。信息冗余主要应用在存储单元的容错方面，现有的面积冗余和时间冗余容错技术大都针对传统的专用集成电路(Application Specific Intergrated Circuits，ASIC)芯片。

近年来，现场可编程门阵列(Field Programmable Gate Array，FPGA)器件在计算机系统特别是嵌入式系统中的应用越来越多。由于FPGA器件的诸多优点，如：没有高昂的一次性工程费用(NonRecurring Engineering，NRE)，开发周期短，成本低，同时具有重复编程的灵活性等，随着其性能和密度的不断提高，其在空间等恶劣环境中得到了大量的运用。

但是，由于FPGA的结构特点，特别是基于静态随机读写存储器(StaticRandom Access Memory，SRAM)的FPGA，很容易受到外界环境的干扰，最常见的就是由宇宙射线引起的单粒子翻转(Single-Event Upset，SEU)效应。同时，FPGA的软故障与传统ASIC的软故障有着很大的区别，对于ASIC，其软故障具有瞬时性，用传统的容错技术可以很好地解决或屏蔽这些故障，但是对于FPGA，其软故障具有持续性和永久性，持续性是指故障发生后，故障效应一直持续到对FPGA进行重配置后才消失；永久性是指对于具有反馈回路的电路故障，会破坏电路内部状态，无法通过简单的重配置来消除。

对于FPGA来说，由于其软故障的持续性，传统的容错技术丧失了故障恢复的能力，而只能通过额外的配置刷新操作来进行故障恢复。

结合FPGA的配置刷新技术和传统的三模冗余(TMP)技术，可以解决FPGA软故障的问题，但是三模冗余技术的应用有着诸多的限制，面积、引脚、功耗等开销至少为原系统的三倍。

因此，系统的故障检测能力就显得尤为重要，其不仅可以防止系统产生错误的操作结果而导致灾难性的后果或无法恢复的数据错误，而且可以结合FPGA的配置刷新技术，使FPGA持续有效地运行。

要达到这个目的，必须要求系统在输出错误结果之前检测出故障，也就是说，故障检测延迟要尽可能短。

而现有的FPGA软故障检测方法还不够完善，回读比较的检测能力有限，检测延迟长；而双模比较的开销又太大，从而无法达到要求。

发明内容

针对目前FPGA电路软故障检测方法的系统开销大、故障检测延迟长、实现复杂等问题，本发明提供一种FPGA电路故障检测装置，其不仅可以快速的检测出故障，而且系统开销小，实现简单。

为实现本发明目的而提供的一种FPGA电路故障检测装置，包括输入信号编码器，输出信号解码器和至少一故障探针，其中：

所述输入信号编码器，用于对输入信号进行时间冗余编码；

输出信号解码器，用于使被测FPGA电路输出正确结果；

故障探针，用于对被测FPGA电路的任意一点的输出进行时间冗余解码，比较在不同时间节点上同一输入的输出结果，判断被测FPGA电路故障。

所述的FPGA电路故障检测装置，还包括故障定位器，用于对故障探针的输出结果进行编码，把故障定位到一个较小的局部区域。

所述进行故障检测的故障探针和进行故障定位的故障定位器包括在被测FPGA电路中。

所述输入信号编码器的输入信号是被测FPGA电路的原始输入，以及时钟信号；输出信号是被测FPGA电路的输入信号；

输出信号解码器的输入是被测FPGA电路的冗余输出信号，以及时钟信号；输出信号解码器的输出是正常的输出信号。

所述输入信号编码器的输出信号包括经过编码的原始输入信号，原始时钟信号和经过倍频的时钟信号。

所述输入信号编码器包括一组触发器，一组相等比较器，一组二选一多路选择器。

所述输出信号解码器为一组触发器。

所述故障探针是一个1位输入1位输出的黑盒。