[发明专利]配线电路基板无效
申请号: | 200810098487.6 | 申请日: | 2008-05-28 |
公开(公告)号: | CN101316476A | 公开(公告)日: | 2008-12-03 |
发明(设计)人: | 山口幸一 | 申请(专利权)人: | 日东电工株式会社 |
主分类号: | H05K1/00 | 分类号: | H05K1/00;H05K1/11;H05K3/42 |
代理公司: | 北京纪凯知识产权代理有限公司 | 代理人: | 刘春成 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 配线电 路基 | ||
技术领域
本发明涉及应用于各种电气设备和电子设备中的配线电路基板。
背景技术
在各种电气设备或电子设备中使用有配线电路基板(例如,参照日本特开平5-152692号公报)。
一般而言,配线电路基板在基底绝缘层上形成有由铜构成的配线图形。通常,在配线图形上形成有盖绝缘层,在端子部配线图形露出在外。当在高温而且高湿度的条件下长时间使用这种配线电路基板时,铜离子溶析在露出在外的端子部上。在这种情况下,存在因铜离子而在邻近的配线图形之间产生短路的问题。
为此,为了防止上述的铜的离子迁移(ion migration),历来,使用以金属电镀层覆盖配线图形的端子部的技术。
图13为表示现有的配线电路基板的图。其中,在图13中,(a)为配线电路基板的一端的外观立体图,(b)为配线电路基板的截面图。
在图13所示的配线电路基板500中,在基底绝缘层501上形成有多个配线图形502。在基底绝缘层501上形成有盖绝缘层503,其覆盖除配线图形502的端子部以外的配线图形502的表面。另外,在没有被盖绝缘层503覆盖的配线图形502的端子部的表面上,形成有镀镍层504和镀金层505。
在该配线电路基板500中,配线图形502的端子部的表面被镀镍层504和镀金层505覆盖。这样,能够防止在配线图形502的端子部发生铜离子迁移。
然而,在图13的配线电路基板500这样的结构中,在盖绝缘层503与镀镍层504的边界部以及盖绝缘层503与镀金层505的边界部,有铜离子溶析的情况。因此,在配线图形502间有发生短路的情况。
发明内容
本发明的目的是提供能够防止因离子迁移而引起电短路的配线电路基板。
(1)根据本发明的一个方面的一种配线电路基板,包括:具有第一通孔的基底绝缘层;设置在基底绝缘层的一个面的包括第一通孔的区域上的由金属材料构成的端子部;设置在基底绝缘层的另一个面的包括第一通孔的区域上的第一导体图形;通过第一通孔内,电连接端子部和第一导体图形的第一金属层;在基底绝缘层的一个面一侧,以覆盖端子部和第一金属层的方式设置的由金属材料构成的保护层;和以覆盖第一导体图形和第一通孔的方式设置在基底绝缘层的另一个面上的第一绝缘覆盖层。
在该配线电路基板中,由金属材料构成的端子部设置在基底绝缘层的一个表面上,第一导体图形设置在基底绝缘层的另一个表面上。端子部和第一导体图形通过第一通孔内由第一金属层电连接。另外,由金属材料构成的保护层以在基底绝缘层的一个表面一侧覆盖端子部和第一通孔的方式设置,第一绝缘覆盖层以在基底绝缘层的另一个表面一侧覆盖第一导体图形和第一通孔的方式设置。因此,在该配线电路基板中,能够将电子部件连接在端子部。
此处,在基底绝缘层的另一个表面一侧,第一导体图形和第一通孔被第一绝缘覆盖层覆盖。由此,能够防止离子从第一导体图形和第一通孔内的第一金属层迁移。另外,因为端子部被保护层覆盖,所以能够防止离子从端子部迁移。又因为第一绝缘覆盖层和保护层的边界部在第一通孔内,所以即使金属离子从端子部或第一金属层溶析,也能够防止该金属离子通过第一绝缘覆盖层与保护层的边界,到达其它端子部或导体图形。
以上的结果是,即使在高温和高湿度条件下使用配线电路基板的情况下,也能够防止因离子迁移而引起电短路。
(2)保护层的金属材料也可以包含镍、金和焊锡中的至少一种。在这种情况下,能够可靠地防止离子从端子部迁移。
(3)第一金属层也可以沿第一通孔的内壁面设置,保护层也可以在第一通孔内以覆盖第一金属层的表面的方式设置。
在这种情况下,利用电镀法能够形成第一金属层和保护层。这样,配线电路基板的制造变得更容易。
(4)基底绝缘层还具有第二通孔,第一导体图形设置在基底绝缘层的另一个面的包括第一和第二通孔的区域上,配线电路基板还包括:设置在基底绝缘层的一个面的包括第二通孔的区域上的第二导体图形;通过第二通孔内,连接第一导体图形和第二导体图形的第二金属层;和以覆盖第二导体图形和第二通孔的方式设置在基底绝缘层的一个面上的第二绝缘覆盖层。
在这种配线电路基板中,以覆盖第二导体图形和第二通孔的方式在基底绝缘层的一个面上设置有第二绝缘覆盖层。由此,能够防止离子从第二导体图形和第二通孔内的第二金属层迁移。
附图说明
图1为表示第一实施方式的配线电路基板的制造方法的示意工序图。
图2为表示第一实施方式的配线电路基板的制造方法的示意工序图。
图3为表示第一实施方式的配线电路基板的制造方法的示意工序图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日东电工株式会社,未经日东电工株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810098487.6/2.html,转载请声明来源钻瓜专利网。