[发明专利]数据速率匹配与解速率匹配的实现方法和装置

说明书

技术领域

本发明涉及移动通信，尤其涉及数据速率匹配与解速率匹配的通用实现方法和装置。

背景技术

在第三代甚至更高级的移动通信系统中，数据速率匹配和解速率匹配是物理层处理的基本运算过程。数据速率匹配是为了确保传输的数据与实际物理信道的承载能力相一致而对数据进行打孔和重复的过程，包括数据的分离、匹配和合并等步骤。

图1为数据速率匹配的算法示意图，如图1所示，现有技术的数据速率匹配实现方法的基本原理包括将待处理的数据分离为一路或多路数据序列；对所述各路数据序列分别进行数据匹配；对所述经匹配的各路数据序列进行数据合并。

在复杂编码，如Turbo中，或者高速数据传输，如HSDPA(High SpeedDownlink Packet Access，高速下行分组接入)和HSUPA(High Speed UplinkPacket Access，高速上行分组接入)中，数据速率匹配算法更加复杂，存在多路数据序列多阶匹配的过程，运算量大而且实时性要求高。在现有技术中，多采用通用处理器来实现上述数据速率匹配算法，采用串行处理多路数据序列，速度慢效率低，特别不适合高速数据的处理。

数据解速率匹配是数据速率匹配的逆过程，同样包括数据的分离、匹配和合并等步骤。对数据解速率匹配可采用与数据速率匹配同样的处理方法。

发明内容

本发明的目的在于一种数据速率匹配实现方法和装置，可并行实现一路数据序列或多路数据序列的一阶或多阶数据速率匹配，处理速度快且电路规模小。

本发明提供一种数据速率匹配实现方法，包括以下步骤：步骤S1，提取待处理的数据从而分离为一路或多路数据序列；步骤S2，并行对所述各路数据序列进行数据匹配；步骤S3，对所述经匹配的各路数据序列进行数据合并。

如本发明的优选实施例所述的数据速率匹配实现方法，在步骤S2后，判断是否存在下一阶数据匹配操作，若存在下一阶数据匹配操作，则再次进行步骤S2，如不存在下一阶数据匹配操作，则进入步骤S3。

如本发明的优选实施例所述的数据速率匹配实现方法，在所述步骤S2中，经数据匹配后的数据存储在与经数据匹配前不同的存储空间。

如本发明的优选实施例所述的数据速率匹配实现方法，在所述步骤S2中，当存在多路数据序列时，按照各路数据序列的优先级高低控制数据匹配顺序，其中，各路数据序列的优先级任意规定，任意两路数据序列不具有相同的优先级。

如本发明的优选实施例所述的数据速率匹配实现方法，该方法应用于针对HSUPA业务的数据速率匹配。

本发明还提供一种数据速率匹配实现装置，包括一个或多个数据匹配单元和一个数据合并单元，其中数据匹配单元，用于提取待处理的数据，并进行所述各路数据序列的数据匹配；数据合并单元，用于多路数据序列的矩阵交织。

如本发明的优选实施例所述的数据速率匹配实现装置，该装置使用多路数据匹配单元实现多路数据序列的并行处理。

如本发明的优选实施例所述的数据速率匹配实现装置，该装置进一步包括，两个数据存储器，其中一个存储一阶数据匹配处理前的数据，另一个存储该阶数据匹配处理后的数据。

如本发明的优选实施例所述的数据速率匹配实现装置，该装置进一步包括，三个数据访问仲裁器，用于控制所述数据匹配单元和所述数据合并单元根据预定优先级顺序访问所述数据存储器。

如本发明的优选实施例所述的数据速率匹配实现方法，该装置应用于针对HSUPA业务的速率匹配。

本发明的另一目的在于一种数据解速率匹配实现方法和装置，可并行实现一路数据序列或多路数据序列的一阶或多阶数据解速率匹配，处理速度快且电路规模小。

为了实现上述发明目的，本发明提供一种数据解速率匹配实现方法，包括以下步骤：步骤S1，提取待处理的数据从而分离为一路或多路数据序列；步骤S2，并行对所述各路数据序列进行数据匹配；步骤S3，对所述经匹配的各路数据序列进行数据合并。

如本发明的优选实施例所述的数据解速率匹配实现方法，在步骤S2后，判断是否存在下一阶数据匹配操作，若存在下一阶数据匹配操作，则再次进行步骤S2，如不存在下一阶数据匹配操作，则进入步骤S3。

如本发明的优选实施例所述的数据解速率匹配实现方法，在所述步骤S2中，经数据匹配后的数据存储在与经数据匹配前不同的存储空间。