[发明专利]用于显示器件的驱动集成电路

说明书

本申请要求享有2007年5月2日提交的申请号为No.10-2007-0042546和2008年4月8日提交的申请号为No.10-2008-0032815的韩国专利申请的权益，在此引入其全部内容作为参考。

技术领域

本发明涉及一种利用PSRAM或DRAM作为图形存储器的驱动集成电路，更具体地，涉及一种用于能够增加存储器产量的显示器件的驱动集成电路。

背景技术

在用于驱动显示器件的驱动集成电路中，静态随机接入存储器(SRAM)通常用于作为图形存储器，最近，伪SRAM(PSRAM)或动态随机接入存储器(DRAM)被用作图形存储器。

对于传统PSRAM启动偏置电压的电平是通过寄存器中的数字数据设置来控制的。即，传统上，对于所有集成在一个晶圆中的驱动集成电路的基准偏置电压的电平基于已经设置在寄存器中的数字数据进行选择，最终的字线偏置电压根据所选的基准偏置电压电平来确定。

在此，为向每一个驱动集成电路的PSRAM提供基准偏置电压，该基准偏置电压与一个公共程序设置的相同数字数据对应。此时，由于基准偏置电压为模拟电压，其可以根据工艺环境而改变。

换句话说，尽管分别提供给驱动集成电路的所有数字数据具有相同值，但基于这些数字数据产生的基准偏置电压可以根据工艺环境具有不同的值。因此，一些基准偏置电压中所具有的电平远远偏离目标值，并且施加这些基准偏置电压的一些驱动集成电路可能因此而不工作。

通过该方式制造的驱动集成电路与存储前面所提到的程序的软件一起供应给显示器件制造商。此时，如前面所述，在提供的驱动集成电路中，施加远远偏离目标值的基准偏置电压的有缺陷的驱动集成电路，不得不被丢弃，因为程序不能对其进行操作。

总之，按照惯例，在一个晶圆中形成的所有驱动集成电路中，提供给PSRAM所必须的基准偏置电压的电平依靠公共程序设置，从而使得不可能补偿由于工艺变化而引起的用于PSAM的驱动电压的不稳定性，由于不稳定性而导致驱动集成电路的产量损失。

发明内容

因此，本发明涉及一种用于显示器件的驱动集成电路，其基本消除了现有技术的局限和缺点而导致的一个或多个问题。

本发明的一个目标在于提供一种用于显示器件的驱动集成电路，其能够利用额外的非易失性存储器稳定字线偏置电压，并利用外部驱动电压或来自驱动集成电路的泵单元的泵升电压驱动非易失性存储器，以最小化集成电路由于增加非易失性存储器而导致的尺寸增加，从而在没有很大程度增加驱动集成电路的尺寸的情况下能够增加驱动集成电路的产量。

本发明的其他优点、目的以及特征部分将在下面详细描述，并且对于熟悉本领域的技术人员通过下面描述的研究部分变得清晰，或从本发明的实践中得知。通过在文字描述、权利要求书以及附图中具体指出的结果可以实现并获得本发明的目的以及其他优点。

为了达到本发明的这些目的和其它优点，正如在此具体地和广义地描述，用于显示器件的驱动集成电路包括：用于存储图像数据的第一存储单元；用于存储控制所述第一存储单元的操作中所必须的各种驱动信号的电平的基准数据的第二存储单元；用于基于存储在所述第二存储单元中的基准数据设置驱动信号电平并将所述设置电平的驱动信号提供给所述第一存储单元的功率产生单元；以及用于控制所述功率产生单元的操作的控制单元。

驱动信号可以包括：用于驱动第一存储单元的字线的字线偏置电压；用于驱动第一存储单元的位线的位线预加压偏置电压；以及用于驱动第一存储单元的电容器的上电极的电容器上电极偏置电压。

功率产生单元可以基于存储在第二存储单元的基准数据设置基准偏置电压的电平来控制驱动信号的电平。

第一存储单元可以是易失性存储器。

优选地，第一存储单元可以是动态随机接入存储器(DRAM)或伪静态速记接入存储器(PSRAM)。

第二存储单元可以是非易失性存储器。

优选地，第二存储单元可以是电可擦除和可编程只读存储器(EEPROM)、一次可编程(OTP)EPROM、铁电RAM(FRAM)、磁RAM(MRAM)和闪存中的一种。

功率产生单元包括基准偏置发生器，其用于基于来自第二存储单元的基准数据设置基准偏置电压电平，并输出所设置的电平的基准偏置电压；RAM功率发生器用于从基准偏置发生器接收基准偏置电压，基于所接收的基准偏置电压设置驱动信号的电平，并输出所设置的电平的驱动信号。