[发明专利]用于显示器件的驱动集成电路

权利要求书

1.一种用于显示器件的驱动集成电路，包括：

第一存储单元，用于存储图像数据；

第二存储单元，用于存储控制所述第一存储单元的操作中所必须的各种驱动信号的电平的基准数据；

功率产生单元，用于基于存储在所述第二存储单元中的基准数据设置驱动信号电平，并将所述设置电平的驱动信号提供给所述第一存储单元；以及

控制单元，用于控制所述功率产生单元的操作；

其中，所述第二存储单元是非易失性存储器；

其中，向所述第二存储单元提供基准数据、阱偏置电压、位线预加压偏置电压和字线偏置电压。

2.根据权利要求1所述的驱动集成电路，其特征在于，所述驱动信号包括：

用于驱动所述第一存储单元的字线的字线偏置电压；

用于驱动所述第一存储单元的位线的位线预加压偏置电压；以及

用于驱动所述第一存储单元的电容器的上电极的电容器上电极偏置电压。

3.根据权利要求1所述的驱动集成电路，其特征在于，所述功率产生单元通过基于存储在所述第二存储单元的基准数据设置基准偏置电压的电平来控制所述驱动信号的电平。

4.根据权利要求1所述的驱动集成电路，其特征在于，所述第一存储单元为易失性存储器。

5.根据权利要求4所述的驱动集成电路，其特征在于，所述第一存储单元为动态随机接入存储器(DRAM)或伪静态随机接入存储器(PSRAM)。

6.根据权利要求1所述的驱动集成电路，其特征在于，所述第二存储单元为电可擦除和可编程只读存储器(EEPROM)、一次可编程(OTP)EPROM、铁电RAM(FRAM)、磁RAM(MRAM)和闪存中的一种。

7.根据权利要求1所述的驱动集成电路，其特征在于，所述功率产生单元包括：

基准偏置发生器，其用于基于来自所述第二存储单元的基准数据设置基准偏置电压并输出所设置电平的基准偏置电压；以及

RAM功率发生器，用于接收来自基准偏置发生器的基准偏置电压，基于所接收的基准偏置电压设置所述驱动信号的电平，以及输出所述设置电平的驱动信号。

8.根据权利要求7所述的驱动集成电路，其特征在于，所述功率产生单元还包括：

增强时钟发生器，用于将时钟信号提供给RAM功率发生器，以使RAM功率发生器能够放大和输出驱动信号中的任何一种；

RAM功率发生控制器，用于基于控制电路中所提供的存储器操作模式控制寄存器的控制值来控制基准偏置发生器、RAM功率发生控制器以及增强时钟发生器的操作；以及

上电复位电路，用于确定第一和第二电压单元的驱动电压是否稳定，以确定是否运行第一存储单元、第二存储单元、基准偏置发生器以及RAM功率发生控制器。

9.根据权利要求1所述的驱动集成电路，其特征在于，所述第二存储单元通过用于显示器件的驱动集成电路的多个外部终端，分别提供基准数据、阱偏置电压、位线预加压偏置电压以及字线偏置电压。

10.根据权利要求1所述的驱动集成电路，其特征在于，还包括：

泵单元，用于在所述控制电路的控制下输出泵升电压；

稳定单元，用于稳定所述来自泵单元的泵升电压以产生驱动所述第二存储单元所需的偏置电压，并通过第一到第三转换器分别将所述产生的偏置电压提供给所述第二存储单元；以及

基准电压电平控制解码器，

其中所述控制单元包括：

控制寄存器，用于控制所述稳定电路和第一到第三转换器的操作，以控制第二存储单元的擦除操作和写操作的时间以及所述第二存储单元的偏置电压的应用次数；以及

RAM功率发生器电平控制寄存器，用于产生所述基准数据；

其中所述基准电压电平控制解码器从RAM功率发生器电平控制寄存器接收所述基准数据，解码所述接收到的基准数据并将所述解码后的基准数据提供给所述第二存储单元。