[发明专利]走线载体

说明书

技术领域

本发明是有关于一种走线载体，且特别是有关于一种可节省布局设计的平面走线空间的走线载体。

背景技术

在印刷电路板布局设计(Printed Circuit Board Layout Design)当中，设计者经常会面临到走线空间不足的问题，因此总是得想尽办法从原有的布局设计中再挤出一些多余的空间，有时，甚至得大费周章地变更布局设计，才得以解决。

然而，由于高速信号的走线对于走线长度及走线空间的要求越来越严格，举例来说，第二代双倍数据速率(Double Data Rate 2，DDR2)存储器及第三代双倍数据速率(Double Data Rate 3，DDR3)存储器所使用的数据选取信号(为一种差分信号，亦称为DQS信号)的走线便是如此。关于这类高速信号走线的走线空间特别难掌握，因此走线空间不足的问题一直没有得到很好、且有效的解决，同时，这种问题也使得高速信号走线的信号传输品质受到了一定程度的影响。

发明内容

本发明提供一种用于印刷电路板的走线载体，其可节省布局设计的平面走线空间。

本发明提出一种用于印刷电路板的走线载体，其包括有第一绝缘管、第二绝缘管、走线对及密封空心绝缘柱体。上述的走线对穿设于第一绝缘管与第二绝缘管，并在第一绝缘管与第二绝缘管的内部空间卷绕。密封空心绝缘柱体用以包覆第一绝缘管、第二绝缘管及走线对，但外露走线对的四端。

在本发明的一实施例中，上述的第一绝缘管、第二绝缘管及密封空心绝缘柱体的长轴延伸方向相同，第一绝缘管与第二绝缘管的大小相同，密封空心绝缘柱体的半径为第一绝缘管的半径的二倍，且走线对为贴着第一绝缘管及第二绝缘管的内璧而卷绕。

在本发明的一实施例中，上述的密封空心绝缘柱体的外表面还具有四个接垫，且走线对的每一端还透过上述四个接垫的其中之一而外露于密封空心绝缘柱体。

在本发明的一实施例中，上述的第一绝缘管及第二绝缘管皆以A＝B+C+(1/2)S式所述方式设计，其中A表示为第一绝缘管的半径，B表示为上述的接垫的厚度，C表示为第一绝缘管的管璧厚度，而S表示为走线对与其他走线之间所要求的最小间距。

在本发明的一实施例中，上述的走线对所卷绕出来的线圈圈距亦为S。

本发明因设计一由二个绝缘管、一走线对及一密封空心绝缘柱体所组成的走线载体，并透过将走线对在上述二个绝缘管的内部空间卷绕，故可让使用者利用走线载体中的走线对来取代原本需要在印刷电路板上布局的走线。如此一来，便可达到三维空间走线，进而节省布局设计的平面走线空间，同时解决走线空间不足的问题。此外，若是以走线载体中的走线对来取代原始布局设计中的高速信号线对，则可通过一特定公式计算得到上述二个绝缘管的半径，并依预定的线圈圈距卷绕上述走线对，以避免信号干扰。

为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为依照本发明一实施例的走线载体的结构透视图。

图2绘示原本要需在印刷电路板顶层布局的数据选取信号的高速信号走线对的示意图。

图3为以走线载体来取代图2的高速信号走线对的示意图。

具体实施方式

为了让使用者更容易地了解本发明，以下实施例将先以走线载体中的走线对来取代第二代双倍数据速率存储器或第三代双倍数据速率存储器所使用的数据选取信号的高速信号走线对为例。

图1即绘示依照本发明一实施例的走线载体的结构透视图。此走线载体包括有绝缘管102及104、由走线106及108所组成的走线对，以及密封空心绝缘柱体110。上述的走线对穿设于绝缘管102及104，并在这二个绝缘管的内部空间卷绕。密封空心绝缘柱体110用以包覆绝缘管102及104及上述的走线对，此密封空心绝缘柱体110的外表面具有四个接垫(如标示112所示)，且走线对的每一端透过上述四个接垫的其中之一而外露于密封空心绝缘柱体110。须注意的是，由于走线106及108用以组成走线对，故这二条走线应彼此平行。

在此例中，绝缘管102及104、密封空心绝缘柱体110的长轴延伸方向皆设计为相同，也就是皆朝箭头所指的方向，而绝缘管102及104二者的大小相同，密封空心绝缘柱体110的半径为绝缘管102的半径的二倍，且走线对为贴着绝缘管102及104的内璧而卷绕。此外，绝缘管102及104皆以下列式(1)所述方式设计：

A＝B+C+(1/2)S    式(1)