[发明专利]闪存介质扫描方法有效

专利信息
申请号: 200810084053.0 申请日: 2008-03-21
公开(公告)号: CN101540204A 公开(公告)日: 2009-09-23
发明(设计)人: 卢赛文 申请(专利权)人: 深圳市朗科科技股份有限公司
主分类号: G11C29/14 分类号: G11C29/14;G11C16/06
代理公司: 北京英赛嘉华知识产权代理有限责任公司 代理人: 胡海国;王艳春
地址: 518057广东省深圳市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 闪存 介质 扫描 方法
【说明书】:

技术领域

发明涉及半导体存储介质领域,特别涉及一种闪存介质扫描方法。

背景技术

闪存介质(Flash)包括多个存储块简称块(Block,擦除闪存介质的基 本单位),每个块包括多个页(Page,读写闪存介质的基本单位),每个页包 括多个位(bit,取值为0或1)。可以实现取值从0到1和从1到0的逆转换 的位称为好位,否则认为是坏位,不能用于存储数据。为识别闪存介质是否 可以使用,需扫描其内部的块。现有一种闪存介质扫描的流程如图1所示, 判断某块是否好块的做法是将某块擦除,然后写数据到该块,再从每一页中读 出数据,与写入的数据相比较。当某页中出现写入和读出的数据不相同,则 认为该页是不可使用的页,简称坏页,坏页所在的块认为是不可使用的块, 简称坏块;若某页中所有写入和读出的数据都相同,则认为该页是好页,所 有页都是好页的块称为好块。对于包含较少坏块的闪存介质,采用上述扫描 方法就可以顺利完成识别。

随着闪存介质技术和应用的快速发展,闪存介质市场越来越大,容量越 来越高,开发商对闪存介质扫描效率和闪存介质良率的要求也越来越高。采 用上述的扫描技术能全面准确地完成扫描,但对一片大容量如1G的闪存介质 进行扫描往往需要半个小时甚至更久时间,速度慢效率低不适于实际生产应 用;上述的扫描技术可以单独运行几次扫描,分别产生扫描结果再整合形成 最终扫描结果,对于坏块较多的情况,坏块会被扫描多次。现有另一种扫描 技术可以提高扫描速度,但无法全面找出坏块,扫描结果准确度和可靠性不 强。

发明内容

本发明的目的在于提供一种针对闪存介质的扫描方法,以实现对闪存介 质的快速准确扫描。

本发明提供一种闪存介质扫描方法,包括步骤:对闪存介质进行擦除扫 描,产生擦除扫描结果;对闪存介质进行至少一扫描周期的扫描,分别产生 至少一周期扫描结果;整合擦除扫描结果和/或至少一周期扫描结果,形成最 终扫描结果。

优选地,上述擦除扫描包括步骤:将闪存介质所有块擦除;检查闪存介 质,判断数据是否正确擦除,找出未能正确擦除的坏块,产生擦除扫描结果; 擦除闪存介质中的好块。

优选地,上述进行至少一扫描周期的扫描包括步骤:将扫描数据写入闪 存介质;读取闪存介质中的数据,与写入的扫描数据相比较,将写入和读出 的数据存在不一致的块认为是坏块,否则认为是好块;擦除闪存介质中的好 块。

优选地,上述将扫描数据写入闪存介质的步骤是抽取其中至少一块、抽 取块中至少一页、页中至少一字节和/或至少一位,向其中写入扫描数据,读 取闪存介质中的数据是指从闪存介质中抽取写入了数据的至少一块、块中至 少一页、页中至少一字节和/或至少一位,读取其中的数据。

优选地,上述闪存介质扫描方法还包括:预设一坏位上限;对包含坏位 数不超过所述坏位上限的块,将其作为好块。

本发明提供的闪存介质扫描方法能快速准确扫描闪存介质,在短时间内 找出坏块并剔除,不用于后续的传统扫描过程,大大提高扫描速度又保留了 传统扫描过程所具有的全面性。

附图说明

图1是本发明现有技术扫描闪存介质的流程示意图;

图2是本发明第一实施例扫描流程示意图;

图3是本发明第二实施例擦除扫描流程示意图;

图4是本发明第二实施例擦除扫描部分具体流程示意图;

图5是本发明第三实施例快速扫描流程示意图;

图6是本发明第四实施例扫描闪存介质的具体流程示意图;

图7是本发明第五实施例对一块进行扫描的流程示意图。

本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步 说明。

具体实施方式

本发明提出第一实施例,对闪存介质进行至少一扫描周期的扫描,整合 至少一扫描周期产生的周期扫描结果,形成最终扫描结果。

如图2所示,第一实施例扫描流程包括:

步骤S1,对闪存介质进行擦除扫描,产生擦除扫描结果;

步骤S2,对闪存介质进行至少一扫描周期的扫描,分别产生至少一周期 扫描结果;

步骤S3,整合擦除扫描结果和/或至少一周期扫描结果,形成最终扫描结 果。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市朗科科技股份有限公司,未经深圳市朗科科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810084053.0/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 存储设备读错误纠错能力的测试方法、系统及存储介质-201910701429.6
  • 董智敏 - 至誉科技(武汉)有限公司
  • 2019-07-31 - 2019-11-12 - G11C29/14
  • 本发明提供了存储设备读错误纠错能力的测试方法、系统及存储介质,属于数据存储装置的性能测试方法领域,包括:读取擦除步骤,选择并读取写入有效数据的闪存块上的所有闪存页上的数据并保存在缓存中,然后擦除该闪存块中的数据;翻转步骤,从缓存中保存的数据中挑选包含有效数据的数据页,并对该数据页中的数据位进行0‑1翻转然后保存;再写入步骤,将翻转步骤中翻转后的保存在缓存中的数据再次写入到读取擦除步骤中被擦除的数据块中;读取检验步骤,对被再次写入数据的数据块的数据进行读取检验,至少根据报错的数据位的数量大小与翻转步骤中被翻转的数据位的数量进行对比并得出对比结果,该对比结果即为该存储设备的读错误的纠错能力的测试结果。
  • 半导体装置的输入/输出电路和方法及具有其的系统-201510706061.4
  • 金光现 - 海力士半导体有限公司
  • 2011-02-25 - 2018-08-14 - G11C29/14
  • 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统,所述系统包括:控制器,所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作;半导体存储装置,所述半导体存储装置以第一速度来工作;以及输入/输出装置,所述输入/输出装置连接在半导体存储装置与控制器之间,并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出,其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作,以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
  • 半导体装置的输入/输出电路和方法及具有其的系统-201510706557.1
  • 金光现 - 海力士半导体有限公司
  • 2011-02-25 - 2018-08-14 - G11C29/14
  • 本发明提供一种半导体装置的输入/输出电路和输入/输出方法以及具有其的系统,所述系统包括:控制器,所述控制器能够以第一速度以及比第一速度慢的第二速度之一来工作;半导体存储装置,所述半导体存储装置以第一速度来工作;以及输入/输出装置,所述输入/输出装置连接在半导体存储装置与控制器之间,并被配置为控制所述控制器与半导体存储装置之间的信号的输入/输出,其中输入/输出装置在与半导体存储装置和以第一速度来工作的控制器之间的信号的输入/输出相对应的正常模式中工作,以及在与半导体存储装置和以第二速度来工作的控制器之间的信号的输入/输出相对应的测试模式中工作。
  • 存储器的检测方法-201410006855.5
  • 张若成;顾靖 - 上海华虹宏力半导体制造有限公司
  • 2014-01-07 - 2017-03-29 - G11C29/14
  • 一种存储器的检测方法,所述存储器包括呈M行N列排布的存储单元,M>1,N>1,所述存储器的检测方法包括对所述M行N列的存储单元进行第一初始化处理;在所述第一初始化处理之后,按照从第M行存储单元至第1行存储单元的顺序对所述M行N列的存储单元进行第一写操作以写入预设数据;在所述第一写操作之后,对所述M行N列的存储单元进行第一读取操作;根据所述第一读取操作的读取结果与结果阈值的比较结果获得第一读取数据;比较所述第一读取数据与所述预设数据以获得第一比较结果;根据所述第一比较结果对所述存储器进行判定操作。本发明的技术方案可以进一步减小了存储器出现写入的数据与读取的数据不相同的概率。
  • 一种系统级封装结构及用于该结构的闪存裸片测试方法-201511015470.6
  • 胡德才;袁涛;余方桃;黄新军;向平;姜黎 - 湖南国科微电子股份有限公司
  • 2015-12-31 - 2017-03-22 - G11C29/14
  • 本发明公开了一种系统级封装结构及用于该结构的闪存裸片测试方法,其中系统级封装结构包括闪存裸片、主芯片裸片和闪存控制器,还包括复用支路,复用支路包括第一管脚,数据选择器、第一数据分配器、第二管脚和第三管脚,与第三管脚相连的第四管脚;第一数据分配器与第三管脚相连,第一数据分配器的第一输出端与数据选择器的第一输入端相连,第一数据分配器的第二输出端与第一功能模块相连,第一数据分配器的选择信号输入端与可编程逻辑块相连;数据选择器的第二输入端与闪存控制器相连,数据选择器通过第二管脚与第一管脚相连,数据选择器的开关信号输入端与第五管脚相连。本发明能测试闪存裸片的全部测试功能;降低了芯片的封装成本。
  • 嵌入式存储器的测试结构及方法-201310614028.X
  • 冯华星;何文涛;殷明;周美娣;黄璐 - 中国科学院嘉兴微电子与系统工程中心
  • 2013-11-26 - 2014-03-05 - G11C29/14
  • 本发明公开了一种内嵌于SoC芯片中的嵌入式存储器的测试结构,其包括存储器内建自测试模块、系统总线和存储器内建自测试控制器。其中,存储器内建自测试模块集成了各种SRAM的测试算法,作为系统总线的主单元;存储器内建自测试控制器和SoC芯片中的SRAM阵列作为系统总线的从单元;存储器内建自测试控制器包括比较器阵列、与门、结果寄存器、第一多路选择器和第二多路选择器。本发明还提供了一种嵌入式存储器的测试方法,用于本发明的嵌入式存储器的测试结构。本发明实现了基于系统总线对SRAM阵列的并行的内建自测试,由此解决了现有技术中嵌入式存储器测试时间过长的问题,并能够极大地提高集成电路芯片测试效率。
  • 延迟线结构的量测初始化路径以及执行量测初始化的方法-201210173607.0
  • 亚伦·威利;马炎涛 - 南亚科技股份有限公司
  • 2012-05-30 - 2013-08-14 - G11C29/14
  • 本发明公开了一种决定延迟线结构的量测初始化的量测初始化路径和于延迟线结构执行量测初始化的方法。所述量测初始化路径包含前向路径、第一输出路径及第二输出路径。所述前向路径包含互相串接的多个延迟级。所述第一输出路径耦接于所述前向路径的延迟级的至少一输出,其中延迟级的至少一输出向前馈入到所述前向路径。所述第二输出路径耦接于所述前向路径的延迟级的至少一输出,其中延迟级的至少一输出向前馈入到所述前向路径。当信号经由所述量测初始化路径来传递时,所述信号会接连经由所述前向路径的延迟级、所述第一输出路径的延迟级及所述第二输出路径的延迟级来传递,以执行量测初始化。所述量测初始化路径无需离开树,以确保更佳的准确性。
  • 存储装置及其测试方法-200810129037.9
  • 吴祥煌;李日农 - 瑞昱半导体股份有限公司
  • 2008-06-24 - 2009-12-30 - G11C29/14
  • 本发明提供一种存储装置及其测试方法,可以检测两个存储器阵列间的耦合错误。该存储装置包含存储器阵列单元及测试模块。该存储器阵列单元包括值存储器阵列及屏蔽存储器阵列。该测试模块耦接至该存储器阵列单元,用以根据测试规则来产生测试模式信号至该存储器阵列单元,以执行存储器测试。其中,该测试规则包括M个用于测试该值存储器阵列的第一测试片段,及N个用于测试该屏蔽存储器阵列的第二测试片段,该M个第一测试片段与该N个第二测试片段在该测试规则中交错排列,M与N为大于或等于2的整数。
  • 闪存扫描方法-200810087810.X
  • 卢赛文 - 深圳市朗科科技股份有限公司
  • 2008-03-21 - 2009-09-23 - G11C29/14
  • 本发明提供一种闪存扫描方法,该方法包括:选择扫描等级;根据选择的扫描等级对闪存进行扫描,取得闪存中好块和坏块信息,形成扫描结果;根据选择的扫描等级输出扫描结果。通过设置的多个不同的等级扫描对不同闪存进行扫描时可以提高闪存扫描的效率。
  • 实时改变运行程序的方法-200810084051.1
  • 钟智渊 - 深圳市朗科科技股份有限公司
  • 2008-03-21 - 2009-09-23 - G11C29/14
  • 本发明公开了一种实现实时改变运行程序的方法,通过系统内的设有上层软件折主机与设有底层固件的控制器配合,实现实时调用扫描程序对闪存进行扫描,该方法包括:检测闪存,以确定闪存是否存在;根据检测结果,选择匹配的扫描程序;根据上述选择的扫描程序进行扫描,输出扫描结果。由底层固件接收主机内的扫描程序,同时底层固件使用接收到的扫描程序对闪存进行扫描,对于不同的闪存可以随时从主机中调用与之匹配的扫描程序进行扫描。可以实现灵活扫描不同的闪存,从而可以提高闪存的扫描效率。
  • 闪存介质扫描方法-200810084053.0
  • 卢赛文 - 深圳市朗科科技股份有限公司
  • 2008-03-21 - 2009-09-23 - G11C29/14
  • 本发明提供一种闪存介质扫描方法,包括步骤:对闪存介质进行擦除扫描,产生擦除扫描结果;对闪存介质进行至少一扫描周期的扫描,分别产生至少一周期扫描结果;整合擦除扫描结果和/或至少一周期扫描结果,形成最终扫描结果。本发明提供的闪存介质扫描方法能快速准确扫描闪存介质,在短时间内找出坏块并剔除,不用于后续的传统扫描过程,大大提高扫描速度又保留了传统扫描过程所具有的全面性。
  • 一种提高扫描链测试覆盖率的方法和装置-200910080959.X
  • 张浩 - 北京中星微电子有限公司
  • 2009-03-30 - 2009-08-26 - G11C29/14
  • 本发明提供了一种提高扫描链测试覆盖率的方法和装置,其中,提高扫描链测试覆盖率的方法包括:连接扫描模式下被置为零的存储器内建自测试控制信号的输入端到扫描链中的某一寄存器上;输入测试向量生成工具产生的扫描测试向量给包括所述某一寄存器的扫描链,测试组合逻辑;比较所述组合逻辑的测试响应和逻辑期望值。采用本发明提供的一种提高扫描链测试覆盖率的方法,使得存储器内建自测试控制信号在扫描链测试时可以控制,实现了存储器内建自测试逻辑在扫描模式下的可测试性,从而提高了扫描链测试的逻辑测试覆盖率,进而提高了芯片的整体测试覆盖率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top