[发明专利]准循环低密度奇偶校验码解码器及解码方法

权利要求书

1.一种准循环低密度奇偶校验码解码器，其特征在于，包括：

初始化单元，与RAM功能单元连接，接收来自通信信道的码字信息的对数似然比，并将其按接收码字信息的顺序存入RAM功能单元的相应地址单元；

解码单元，与RAM功能单元、ROM功能单元、译码收敛判决单元连接，根据消息传递规则计算临近变量节点和校验节点之间的更新信息；

译码收敛判决单元，与解码单元连接，根据每次迭代后的变量节点更新信息的收敛性或到达预定的最大迭代次数来判断解码是否结束；

硬判决单元，与RAM功能单元连接，根据解码后的变量节点信息的符号位进行硬判决得到码字；

RAM功能单元，与初始化单元、解码单元、硬判决单元连接，存储校验节点更新信息和变量节点更新信息；

ROM功能单元，与解码单元连接，提供H矩阵的图形结构特性。

2.如权利要求1所述的准循环低密度奇偶校验码解码器，其特征在于，所述解码单元包括：

λ_n数据选择处理单元，与RAM功能单元、λ_n数据转换处理单元、控制器单元连接，根据H矩阵的图形结构特性选择相应的变量节点信息；

λ_n数据转换处理单元，与λ_n数据选择处理单元、数据更新处理单元、控制器单元、译码收敛判决单元连接，实现对变量节点数据的拼接操作，得到解码的数据；

数据更新处理单元，与λ_n数据转换处理单元、Λ_mn数据转换处理单元、 控制器单元、译码收敛判决单元连接，实现校验节点和变量节点的更新操作；

Λ_mn数据转换处理单元，与数据更新处理单元、控制器单元、RAM功能单元连接，实现对校验节点数据的拼接操作，得到解码的数据；

控制器单元，与λ_n数据选择处理单元、λ_n数据转换处理单元、数据更新处理单元、Λ_mn数据转换处理单元、ROM功能单元、译码收敛判决单元连接，通过应用H矩阵的图形结构特性，控制整个解码过程 ；

其中，λ_n表示各变量节点的后验概率对数似然比 ，Λ_mn表示校验节点m发送给变量节点n的对数似然比消息。”

3.如权利要求2所述的准循环低密度奇偶校验码解码器，其特征在于，所述RAM功能单元包括：

λ_nRAM功能单元，与初始化单元、硬判决单元、λ_n数据选择处理单元连接，用于存储变量节点更新信息λ_n；

Λ_mn RAM功能单元，与Λ_mn数据转换处理单元连接，用于存储校验节点更新信息；

λ_n RAM功能单元和Λ_mn RAM功能单元可以通过双口RAM实现，也可以通过同等深度的两块单口RAM实现；

采用两块同样大小的λ_nRAM功能单元，实现两级流水操作，初始化单元和硬判决单元共享一块λ_n RAM功能单元，解码逻辑占用另一块λ_n RAM，每次解码结束后进行乒乓操作 ；

其中，λ_n表示各变量节点的后验概率对数似然比 ，Λ_mn表示校验节点m发送给变量节点n的对数似然比消息。