[发明专利]非易失性存储器可靠性的测试方法和装置

说明书

【技术领域】

本发明涉及集成电路制造与测试领域，尤其涉及非易失性存储器可靠性测 试的方法和装置。

【背景技术】

在集成电路制造领域，随着集成电路的特征尺寸不断降低，芯片集成度不 断提高，传统的生产模式、工艺材料、器件模型以及测试方法等均面临诸多挑 战。

非易失性存储器是一种常见的半导体集成电路，每个非易失性存储器包括 若干个用于存储数据的区块。对于非易失性存储器的可靠性测试是制造过程中 非常关键的环节之一。非易失性存储器可靠性测试的目的是考察某一批次的若 干个非易失性存储器的可靠性，通过计算该批次非易失性存储器中失效测试不 合格的存储器的比例，判断该批次非易失性存储器的可靠性。在现有技术中， 对某个非易失性存储器进行失效测试所采用的基本方法是编制一个包括读出、 擦除、写入等若干个操作的标准测试程序，令此非易失性存储器中的每一个区 块数万次甚至数十万次地反复执行此程序，考察该非易失性存储器在执行特定 次数此程序之后发生失效的区块的比例是否超过标准值，若未超过标准值，则 将此非易失性存储器判定为合格，反之为不合格。

现有技术中，对一个批次的非易失性存储器可靠性的测试中，需要在该批 次的产品中选取若干个非易失性存储器，对选取的每一个非易失性存储器中的 每一个区块执行一定次数标准测试程序。例如对一个具有N_m个区块的非易失 性存储器，在N_m个区块分别执行T_m次测试程序后，检查有多少个区块失效， 若发生失效的区块数目小于失效区块数目判断标准n_m则为合格，反之为不合 格。

目前对非易失性存储器的应用领域通常要求存储器至少具有数万次以上 的存储寿命，因此在可靠性测试中，每个区块执行测试程序的次数T_m通常在 数万次以上，而通常每个非易失性存储器中具有数千个区块，即N_m通常在1000 以上，因此上述测试将耗费大量的测试时间。例如对于标准的2Gbit容量的闪 存而言，每一个闪存具有2000个区块，对每个区块执行10⁵次测试程序，在此 情况下，对一个闪存的测试总共要耗时将近一年。如此长的测试时间对于集成 电路制造企业来说是完全不能接受的。而单纯的通过降低用于测试的非易失性 存储器的数目或者降低执行测试程序的次数来缩短测试时间，势必会降低测试 结果的统计学意义，降低测试结果的说服力。

【发明内容】

本发明所要解决的技术问题是，提供一种用于非易失性存储器可靠性测试 的方法和装置，在保证测试结果同现有技术的方法相比不丧失统计学意义情况 下，降低测试的时间，提高测试效率。

为了解决上述问题，本发明提供了一种用于非易失性存储器可靠性测试的 方法，所述测试方法包括如下步骤：在K个分别具有N_m个区块的非易失性存 储器的每一个中分别选取N个区块；对被选取的K×N个区块分别执行T次测 试程序，所述T×N＜T_m×N_m，所述T_m为标准执行次数；根据测试数据，统计 执行测试程序的次数与执行该次数的测试后累计发生失效的区块数目之间的 数据关系并绘制测试曲线；根据测试中所采用的参数，确定采用此方法的等效 失效区块数目判断标准n′；在测试曲线中读出与标准执行次数值T_m对应的失 效数目n；将得到的失效数目n与等效失效区块数目判断标准n′相比较，若n ＜n′，则该批次非易失性存储器为合格，若n≥n′则为不合格。

所述标准执行次数T_m的意义是，在所有K×N_m个区块分别执行T_m次测试 程序后，若发生失效的区块数目小于失效区块数目判断标准n_m则为合格，反 之为不合格。

作为可选的技术方案，所述T＞T_m。

作为可选的技术方案，所述N不大于N_m的百分之一，T不小于T_m的5 倍。