[发明专利]高级加密标准的二维奇偶校验检错方法及其实现硬件

说明书

技术领域

本发明属于集成电路设计技术领域，具体涉及一种高级加密标准的抗差分差错攻击的基于二维奇偶校验的并发错误检测方法及其硬件实现。

背景技术

差分差错攻击是一种在密码算法硬件运算的过程中人为的引入错误，并分析多次错误的结果，以得到密码算法的密钥的旁道攻击方法。该方法能够在不对密码算法硬件产生任何破坏的情况下，在相对较短的时间里面破译出密码算法的密钥。

能够有效的防御差分差错攻击的方法之一就是在密码算法的运过程中，加入并发错误检测模块，其中又以基于奇偶校验的并发错误检测最为常见。适用于高级加密标准(Advanced Encryption Standard，AES)的传统的奇偶校验方法，因为其增加的额外硬件成本较少，同时对硬件实现的速度影响较小，因此被较为广泛的应用。但是，这些方法的主要缺陷在于，其只能检测一个方向上的奇偶错误，因此虽然能够检测出所有奇数个错误的情况，却对偶数个错误不能达到完全的覆盖。特别是对于两个错误的情况，其错误覆盖率最低，极大的影响了高级加密标准硬件实现的安全性。

为此，如何找到一种并发错误检测方法，在尽量提高高级加密标准的硬件实现的安全性，提高错误覆盖率的同时，又尽可能使其硬件实现减小额外的硬件开销，减小硬件实现的吞吐率的负担，就成为了一个急待解决的问题。

发明内容

本发明的目的在于提出一种对高级加密标准的并发错误检测率高，因而抗差分差错攻击性能好，并且硬件开销省的高级加密标准的抗差错攻击的检错方法。

本发明提出的高级加密标准的抗差分差错攻击的检错方法，是基于二维奇偶校验的并发错误检测方法。本方法对高级加密标准运算中的产生的奇数个错误能够完全覆盖，并对偶数个错误情况的有极高的错误覆盖率，并保证对两个错误的情况达到完全覆盖，因此能检测出高级加密标准运算过程中的99.9％以上的错误，从而有效的抗击差错攻击。本方法的硬件实现结构对硬件吞吐率不产生任何影响，同时增加的额外的硬件开销也在18％以内。

本发明提出的高级加密标准的二维奇偶校验方法，包括在水平方向的奇偶校验和在垂直方向的奇偶校验，式1表示了高级加密标准中的128比特数据的分布情况，其中S_i，j代表一个字节数据：