[发明专利]存储电路以及用于对存储元件进行读出的方法

说明书

技术领域

本发明涉及一种存储电路。

本发明还涉及一种用于对存储元件进行读出的方法。

背景技术

典型的存储电路包括被布置在由位线(bit line)和字线(word line)构成的矩阵中的多个存储元件。单个存储元件可以通过激活字线并对耦合至该存储元件的位线进行读出来选择。通过读出位线所传导的电流或读出位线处的电压，可以确定单元的状态。于是，应该考虑的是，位线具有影响位线所传导的电流或位线处测量的电压的固有电容。除了所选择的存储元件所传导的电流之外，位线所传导的电流还包括充电电流。因此，这还影响在位线处测量的电压。这个寄生效应延迟了读出过程。

为了使槽电流(cell current)区别于充电电流，需要对位线进行充电，直到在位线处提供的电流至少下降到存储元件的参考电平以下。因为位线等同于大电容器，而且读出放大器与存储元件之间的通门(pass gate)充当电阻，所以充电曲线是指数的(RC曲线)。如果存储元件处于导通状态，则充电曲线的渐进值将比存储元件的非导通状态下的低。如果位线处的电压在开始读出之后的时间点处超过阈值电压，则能够确定该存储元件处于高阻抗状态。如果在该时间点处电压未超过阈值电压，则能够确定该存储元件处于低阻抗状态。阈值电压可以等于与低阻抗状态相关联的渐进值，或具有低阻抗状态的渐进值与高阻抗状态的渐进值之间的值。

发明内容

本发明的目的是加速读出过程。

在权利要求1所要求的根据本发明的存储电路中，将附加的第三模块耦合在开关设备与存储元件相耦合的一侧。第三模块所吸收的第三电流与第一模块所提供的第一电流一起改变针对存储单元的导通和非导通状态的充电曲线的渐进值。由于这个改变，能够在较早的时间点处确定是否超过了阈值。

在权利要求3中要求了相应的方法。

注意，根据US5,200,924，其图4中已知一种存储电路，该电路包括：SRAM单元、第一和第二电流源、由列选择信号控制的选择元件以及由读出电压控制的读出晶体管。第一电流源经由二极管耦合至选择元件的第一侧。该存储元件还耦合至选择元件的第一侧。读出晶体管的第一主端子耦合至选择元件的第一侧。读出晶体管的第二主端子耦合至电源导轨。第二电流源耦合至选择元件的第二侧。如果没选择第一电流源，即选择元件没导通，则第一电流源保持位线充电。如果启动了选择元件，则利用第二电流源将位线快速放电。在放电过程中，将出现以下情况：第一电流源提供的电流、读出晶体管提供的电流、或存储单元提供的电流(取决于存储单元的状态)对第二电流源所吸收的电流进行补偿。如提交的美国专利申请的图3所示，渐进电压B_H和B_SL不由于其中呈现出的测量而改变，而仅仅位线的放大速度发生变化。与此相反，在本发明中改变了放电曲线的渐进值。

独立权利要求2描述了优选实施例，其中读出放大器具有反馈元件，所述反馈元件用于将读出放大器的输入端处的电压限制为预定值。按照这种方法，还限制了位线处的电压，该电压用于在电路被以相对高的电压驱动的情况下保护存储元件。

附图说明

参考附图，对本发明的这些和其它方面进行更详细的描述。在附图中：

图1示出了本发明的第一实施例；

图2a示出了在并非根据本发明的实施例中的各种信号；

图2b示出了根据图1的实施例中的各种信号；

图3示出了本发明的第二实施例。

具体实施方式

图1示出了根据本发明的存储电路的第一实施例。尽管应该理解典型的存储电路包括被布置在位线和字线的矩阵中的多个存储元件，然而为了清楚起见，仅示出一个存储元件。同样，为了清楚起见，不示出那些通常出现在存储电路中、但对本发明而言并非必需的元件，例如地址解码电路、误差编码/解码电路。本领域的技术人员能够根据常识很容易地设计出这样的元件。

所示出的存储电路包括采用晶体管T1的形式示意性地指示的存储元件。例如，该存储元件可以具有分别表示逻辑值“0”或“1”的低阻抗状态或高阻抗状态。该存储电路包括用于读出状态的读出放大器SA。

该存储电路还包括开关设备T2，开关设备T2也表示为用于将读出放大器SA选择性地耦合到存储元件T1的通门。例如，该开关设备可以由诸如列解码器之类的解码器来控制。