[发明专利]快速COMS电流镜

权利要求书

1.CMOS电流镜(10；11；13；15；17；19；21；23；25)，其包括：一电流输入端(I_in)；一输入晶体管(12)，该输入晶体管(12)的导电通路处于所述电流输入端(I_in)和一参考电势端子(14)之间；一电流输出端(I_out)；一输出晶体管(16)，该输出晶体管(16)的导电通路与所述参考电势端子(14)连接并且该输出晶体管(16)向所述电流输出端(I_out)供给输出电流；一对于所述两个晶体管(12、16)共同的栅极节点(18)；以及一供电电势端子(20)，其特征在于：所述电流镜(10；11；13；15；17；19；21；23；25)具有一第一另外的晶体管(22)，该第一另外的晶体管的导电通路处于所述供电电势端子(20)和所述栅极节点(18)之间，并且该第一另外的晶体管的栅极端子(24)连接至所述电流输入端(I_in)，并且所述电流镜还包括一第二另外的晶体管(26)，该第二另外的晶体管的导电通路处于所述栅极节点(18)和所述参考电势端子(14)之间，并且该第二另外的晶体管的栅极端子(28)连接至所述栅极节点(18)。

2.根据权利要求1所述的CMOS电流镜(11；13；15；17；19；21；23；25)，其特征在于：所述电流镜(11；13；15；17；19；21；23；25)具有一由衰减晶体管(30、32、34；42、44)构成的衰减网络，该衰减网络被连接至所述电流输入端(I_in)和所述参考电势端子(14)。

3.根据权利要求2所述的CMOS电流镜(11；15；17；19；21；23；25)，其特征在于：所述衰减网路具有一第一衰减晶体管(30)、一第二衰减晶体管(32)和一第三衰减晶体管(34)，其中，所述第一衰减晶体管(30)的一导电通路处于所述电流输入端(I_in)和所述参考电势端子(14)之间，所述第二衰减晶体管(32)的一导电通路处于所述供电电势端子(20)和所述第一衰减晶体管(32)的一栅极端子(36)之间，所述第三衰减晶体管(34)的一导电通路处于所述第一衰减晶体管(30)的栅极端子(36)和所述参考电势端子(14)之间，所述第二衰减晶体管(32)的一栅极端子(38)连接至所述电流输入端(I_in)，并且所述第三衰减晶体管(34)的一栅极端子(40)连接至所述第一衰减晶体管(30)的栅极端子(36)。

4.根据权利要求2所述的CMOS电流镜(13)，其特征在于：所述电流镜(13)具有一衰减网络，该衰减网络具有一由两个晶体管二极管(42、44)构成的串联电路，该串联电路位于所述电流输入端(I_in)和所述参考电势端子(14)之间。

5.根据前述权利要求之一所述的CMOS电流镜(15；17)，其特征在于：所述电流镜(15；17)具有一输出端共栅-共阴晶体管(46)，该输出端共栅-共阴晶体管(46)的导电通路处于所述电流输出端(I_out，n_x_I_out)和所述输出晶体管(16)的导电通路之间。

6.根据权利要求5所述的CMOS电流镜(15)，其特征在于：所述输出端共栅-共阴晶体管的栅极端子(48)被连接至所述电流输入端(I_in)。

7.根据权利要求5所述的CMOS电流镜(17)，其特征在于：所述电流镜(17)具有一电流输入端以及一输入端共栅-共阴晶体管(54)，该电流输入端包括一主电流输入端(I_in)和一辅助电流输入端(I_bias)，其中，所述输入端共栅-共阴晶体管(54)的导电通路的一端(52)连接至所述主电流输入端(I_in)，并且所述输入端共栅-共阴晶体管(54)的导电通路的另一端(53)构成所述辅助电流输入端(I_bias)，所述输入端共栅-共阴晶体管(50)和所述输出端共栅-共阴晶体管(46)的栅极端子(54、48)相互连接并且被连接至一共栅-共阴控制端子(V_casc)；并且所述第一另外的晶体管(22)的栅极端子(24)被连接至所述辅助电流输入端(I_bias)。

8.根据前述权利要求之一所述的CMOS电流镜(19)，其特征在于：所述电流镜(19)具有多个输出晶体管(16、56、58)，所述多个输出晶体管(16、56、58)的导电通路被连接至所述参考电势端子(14)，并且所述多个输出晶体管(16、56、58)分别向一个电流输出端(16)供给输出电流，并且所述多个输出晶体管(16、56、58)的栅极端子被连接至所述共同的栅极节点(18)。