[发明专利]为MOS晶体管形成沟槽接触的方法

说明书

背景技术

在集成电路的制造中通常采用诸如MOS场效应晶体管(MOSFET)的金 属氧化物半导体(MOS)晶体管。图1A示出了一种包括形成于半导体衬底 104的顶部的栅极叠置体102的常规MOS晶体管100。所述栅极叠置体102 一般由形成于绝缘氧化物层上的导电金属或多晶硅层构成。栅极叠置体102 的两侧是两个扩散区106，这两个扩散区也被称为源极区和漏极区。扩散区 106是半导体衬底104内注入了诸如硼、铝、磷、砷或锑等掺杂物的区域。 沟道区108位于源极区和漏极区之间并且从下方与栅极叠置体102直接相 邻。

典型地，向MOS晶体管100形成三个电接触110。向两个扩散区106形 成两个接触110(即，向源极区形成一个且向漏极区形成一个)，向栅极叠 置体102形成一个接触110。如图1B中的截面图所示，所述三个接触110 是圆柱形的。对于在90纳米(nm)或更大的节点中采用的晶体管而言，使 用圆柱形接触已经是可以接受的。令人遗憾的是，随着节点下降至45nm级 别或更低，晶体管和接触变得越来越小，并且圆柱形接触所固有的电阻也 增大到了难以接受的水平。

因此，对于小尺寸MOS晶体管，例如，在45nm节点内采用的晶体管而 言，需要改进的电接触，以及这样的改进电接触的制造方法。

附图说明

图1A和1B示出了用于MOS晶体管的常规圆柱形接触。

图2是根据本发明的实施方式的用于向MOS晶体管形成电接触的方法。

图3A到3J示出了在执行图2的方法的同时形成的结构。

图4是根据本发明的备选实施方式的向MOS晶体管形成电接触的方法。

图5A到5F示出了在执行图4的方法的同时形成的结构。

具体实施方式

文中描述了用于形成具有沟槽接触和局部化互连的MOS晶体管的系统 和方法。在下述说明中，将利用本领域技术人员通常用来向其他本领域技 术人员表达其工作的实质的术语描述所述示范性实施方式的各个方面。但 是，对于本领域技术人员而言，显然可以只借助所描述的方面中的一些来 对本发明加以实践。出于说明的目的，阐述了具体的数字、材料和构造， 以便提供对所述示范性实施方式的透彻理解。但是，对于本领域技术人员 而言，显然可以在不需要所述具体细节的情况下对本发明加以实践。在其 他情况下，省略或简化了公知的特征，其目的是为了避免使所述示范性实 施方式变得含混。

将按照对理解本发明最有帮助的方式将各项操作作为多个分立的操作 依次予以说明，但是不应将所述说明顺序推断为暗示这些操作必然是顺序 相关的。具体而言，未必一定要按照所给出的顺序执行这些操作。

本发明的实施方式为MOS晶体管提供了沟槽形电接触，以及形成这样 的沟槽接触的方法。所述沟槽接触包括与MOS晶体管的扩散区(例如，源 极区和漏极区)和栅极叠置体的电连接。所述沟槽接触使得与所述扩散区 和栅极叠置体接触的表面积最大化，因此相对于常规的圆形接触降低了电 阻。在一些实施方式中，所述结构和方法提供了局部化互连，例如，位于 MOS晶体管的栅极叠置体和相邻扩散区之间的局部互连。

图2是根据本发明的实施方式的用于为MOS晶体管形成沟槽接触的方 法200。所述方法200包括用于在栅极叠置体和相邻扩散区之间形成局部互 连的工艺。图3A到3J示出了在执行方法200中的工艺的同时形成的各种 结构。为了清晰起见，将结合图3A到3J所示的结构说明图2的方法200。

首先，提供一种MOS晶体管(图2的工艺202)。来看图3A，其示出了 在半导体衬底104上形成的一对MOS晶体管100。可以采用体硅或绝缘体上 硅子结构形成衬底104。在其他实施方式中，可以采用备选材料形成衬底 104，所述备选材料可以与硅结合或者不与硅结合，其包括但不限于锗、锑 化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。尽管这里描述了可以 由其形成衬底104的材料的几个例子，但是任何可以充当在其上构建半导 体器件的基底的材料都落在本发明的精神和范围内。