[发明专利]用于在设计版图内插入填充形式的方法和装置

说明书

背景

领域

在此公开的实施例一般涉及电子电路的制造技术，尤其涉及用于在设计版 图内插入填充形式以使得能够消除该结构内的粗糙区域的方法和装置。

背景

为了实现增大的半导体制造成品率，一般在向集成电路数据库应用光学邻 近校正(“OPC”)过程之前向半导体设计版图中插入物理设计数据。设计版 图是集成电路的一种表示，并且包括与在实际制作中使用的物理结构相对应的 几何形状和层。在OPC过程期间，设计版图中微小粗糙区域(jog area)、凹 陷、或其它设计误差的存在导致数据量显著增大、包含误差的区域附近的OPC 结果降低、以及检查设计版图的掩模的困难增大。

通常，在插入填充形式(filling form)之后的检查过程中，设计版图经历 设计规则检验过程(“DRC”)，该过程对版图应用一设计规则集合以检测任 何潜在的设计规则违犯并最小化制作过程中的缺陷。在一个示例中，一种潜在 的设计规则违犯涉及几何形状侵入设计版图的几何形状与层之间所要求的间 隔中。因此，设计版图中粗糙区域和凹陷的任何移除都应从实现DRC清洁设 计版图的角度来执行。

已提出了若干种从设计版图中移除粗糙区域和凹陷的方法。在一种此类方 法中，粗糙区域和凹陷是通过对设计版图的几何的修改来手动移除的。然而， 这种方法是劳动密集型的并且非常耗时。

另一种方法涉及使用脚本插入恰当的补片来移除设计版图中相应的粗糙 区域。然而，这种方法可能造成极大量的电路设计规则违犯，这在随后将不得 不进行手动修改以遵循恰当的设计规则。

因此，所需要的是以设计版图中存在的粗糙区域和凹陷在遵循恰当电路设 计规则的情况下被自动移除的方式在设计版图内插入填充形式的方法和装置。

概要

描述了用于在设计版图内插入填充形式的方法和装置。标识出电路设计版 图内的一个或多个粗糙区域。随后，在该电路设计版图内插入多个插入形式， 每个插入形式被配置成消除电路设计版图内相对应的粗糙区域。标识出违犯该 电路设计版图所适用的至少一项预定设计规则的一个或多个填充形式。然后对 这些填充形式进行适应性调整以遵循这一项或多项预定设计规则。最后，遵循 预定设计规则的剩余填充形式在电路设计版图内被组合以形成电路设计输出 版图。

附图简述

图1A到1F是示出了用于在设计版图内插入填充形式的方法的一个实施 例的框图；

图2A到2F是示出了用于在设计版图内插入填充形式的方法的替换实施 例的框图；

图3是示出了用于在设计版图内插入填充形式的装置的一个实施例的框 图；

图4是示出了用于在设计版图内插入填充形式的方法的一个实施例的流 程图；

图5是可在其中执行指令集的示例性形式为计算机的机器的图形表示。

具体描述

图1A到1F是示出了用于在设计版图内插入填充形式的方法的一个实施 例的框图。在一个实施例中，该方法是以在例如使用脚本的计算机系统的装置 或介质中执行的指令流的形式实现的。

图1A示出了包括多个几何形状和层110、121、122的设计版图100。层 121和122限定了凹入粗糙区域123、124。由于设计版图100中粗糙区域的存 在可导致在执行光学邻近校正(“OPC”)过程时困难增大，因此每个粗糙区 域123、124必须通过在相应粗糙区域123、124上设放对应的预定填充形式来 移除。图1B示出了配置成校正并消除粗糙区域123、124且将在流程期间被插 入到设计版图100中的填充形式131、132。

在一个实施例中，如图1C所示，在标识出粗糙区域123、124之后，流 程将填充形式131、132插入到设计版图中。具特而言，填充形式131被插入 以消除粗糙区域123，而填充形式132被插入以消除粗糙区域124。填充形式 数据随后与输入设计版图数据相融合以作进一步处理，如下具体描述。