[发明专利]叠层型电子部件及其制造方法

说明书

技术领域

本发明涉及一种叠层型电子部件及其制造方法，特别地，涉及一种通 过在叠层体的外表面上直接实施电镀而形成外部电极的叠层型电子部件 及其制造方法。

背景技术

如图6中所示，以叠层陶瓷电容为代表的叠层型电子部件101通常包 括叠层体105，该叠层体105包含层叠的多个绝缘体层102、和沿着绝缘 体层102间的界面形成的多个层状的内部电极103和104。在叠层体105 的一个端面和另一个端面106和107，分别暴露出多个内部电极103和多 个内部电极104的各端部，并形成外部电极108和109，以使这些内部电 极103的各端部和内部电极104的各端部分别彼此电连接。

形成外部电极108和109时，通常首先通过在叠层体105的端面106 和107之上涂敷包含金属成分和气体成分的金属膏剂、然后进行烧结，来 形成膏剂电极膜110。然后，在膏剂电极膜110上，形成例如以Ni为主 成分的第1电镀膜111，并且在第1电镀膜111上，形成例如以Sn为主 成分的第2电镀膜112。即，每一个外部电极108和109都由膏剂电极膜 110、第1电镀膜111和第2电镀膜112的3层结构构成。

对于外部电极108和109，当采用焊料在基板上安装叠层型电子部件 101时，要求与焊料的润湿性良好。同时，对于外部电极108，要求将处 于彼此电绝缘状态的多个内部电极103相互电连接的作用，并且对于外部 电极109，要求将处于彼此电绝缘状态的多个内部电极104相互电连接的 作用。上述第2电镀膜112完成确保焊料的润湿性的任务，膏剂电极膜 110完成内部电极103和104相互电连接的任务。第1电镀膜111起防止 焊接时的焊料侵蚀的作用。

然而，膏剂电极膜110的厚度为数十μm～数百μm的大小。因此为了 使这种叠层型电子部件101的尺寸集中在一定的规格值之内，就必须确保 这种膏剂电极膜110的体积，即使不希望，但也有必要减少用于确保静电 电容量的有效体积。另一方面，电镀膜111及112的厚度约为数μm，假设 仅由第1电镀膜111及第2电镀膜112就能构成外部电极108和109的话， 则就能够更好地确保用于确保静电电容量的有效体积。

如上所述，为了通过在叠层体的端面上直接实施电镀而形成外部电 极，就必须不仅使电镀析出物在叠层体的端面露出的多个内部电极的端部 析出，还需要使电镀析出物电镀生长以使得这些析出物彼此交联。但是， 相邻的内部电极的端部间的距离越变长时，即使产生电镀生长，也难以达 到上述交联。此情况下，带来内部电极和电镀膜之间的接合不良，因水分 等的浸入引起绝缘电阻劣化的问题。

此外，通过电镀不光在叠层体的端面上还一直延伸到与端面邻接的侧 面的一部分上形成外部电极是基本上不可能的。原因是内部电极的端部没 在叠层体的侧面露出。

作为能够解决上述这样的问题的技术有例如有在JP特开2004-40084 号公报(日本专利文献1)中记载的技术。在日本专利文献1中记载了是 通过电镀想形成外部电极的区域，但在没有露出内部电极的端部的位置使 伪电极的端部露出。由此，即便是没有布置露出内部电极的端部的区域或 布置密度低的区域，也容易产生上述的电镀析出物的交联，因此，通过电 镀就能够在良好的状态下形成外部电极。此外，如果适用日本专利文献1 所记载的技术，即使没有完全露出内部电极的端部，在叠层体的侧面上也 能够通过电镀形成外部电极。

但是，要实施日本专利文献1中所记载的技术的情况下，除本来的内 部电极外，还需要作为伪电极的内部电极，所以增加了需要形成的内部电 极的总数量，由此，内部电极形成工序也变复杂，其结果，增大了制造成 本。此外，如果产生伪电极的形成位置的偏移、或在用于获得叠层体的重 叠时产生偏移的话，往往伪电极在叠层体的规定的面不恰当地露出。在这 种情况下产生伪电极的露出不足时，就无法均匀地形成电镀膜。在未均匀 地形成电镀膜的情况下，在与本来的内部电极之间产生接合不良，往往导 致叠层型电子部件的可靠性的下降。

日本专利文献1：JP特开2004-40084号公报

发明内容

因此，本发明的目的在于，为了解决上述这样的问题，提供一种叠层 型电子部件的制造方法。

本发明的其它目的在于，提供一种利用上述制造方法制造的叠层型电 子部件。