[实用新型]一种具上升下降时间调整功能的MOS电流模式逻辑电路

说明书

技术领域

本实用新型涉及MOS电流模式逻辑电路，尤其涉及一种具上升下降时间调整功能的MOS电流模式逻辑电路。

背景技术

在传统的低速电流源逻辑电路中，上升时间和下降时间的不匹配对电路的最终性能造成的影响不大，但是对于高速或超高速的电路，这种情况就不能忽视了，尤其对于电流源逻辑电路输出信号，其上升时间和下降时间之间的匹配对眼图特性影响非常大。而眼图测试作为评判高速电路抗噪声干扰的重要方法，故在高速电路中需保持上升时间和下降时间的匹配，即上升时间和下降时间均需与设计值一致或两者比值恒定。

参见图1，其显示了现有技术中一预设计的MOS电流模式逻辑电路(MOSCurrent Mode Logic；简称MCML)电路的结构，如图所示，该预设计的MCML电路主要包括由N沟道场效应管M0和M1构成的输入差分对、电性连接在输入差分对M0和M1的漏极和一电压源VDD间的漏极电阻对R0和R1、电性连接在输入差分对M0和M1的漏极与地间的接地电容对C0、C1和电性连接在输入差分对M0和M1的源极与地间的且由N沟道场效应管M2构成的恒流源，该输入差分对M0和M1的栅极分别为正负极输入信号INP和INN的输入端，其漏极分别为正负极输出信号OUTP和OUTN的输出端。

但是，上述结构的预设计的MCML电路会出现上升时间和下降时间不匹配的状况，经上升时间和下降时间测试仪器(例如为示波器)的测试图1所示的电路的上升时间和下降时间分别为274和221皮秒，与两者均为280皮秒的设计值相比，在容许的误差范围(例如为10皮秒)内可认为该上升时间与设计值相同，但该下降时间明显小于设计值。如此将会影响通过眼图测试测量电路的抗噪特性。

因此，如何提供一种具上升下降时间调整功能的MOS电流模式逻辑电路以将预设计的MOS电流模式逻辑电路其中一个小于设计值，另一个等于设计值的上升和下降时间均调整为设计值，已成为业界亟待解决的技术问题。

实用新型内容

本实用新型的目的在于提供一种具上升下降时间调整功能的MOS电流模式逻辑电路，通过所述电路可将上升时间和下降时间均调整为设计值。

本实用新型的目的是这样实现的：一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个等于设计值时将两者均调整至设计值，该具上升下降时间调整功能的MOS电流模式逻辑电路包括该预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式逻辑电路具有一输入差分对，该具上升下降时间调整功能的MOS电流模式逻辑电路还包括串联连接在该输入差分对两源极的源极电阻对。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该预设计的MOS电流模式逻辑电路还具有漏极电阻对、一接地电容对和一电性连接在该源极电阻对与地间的恒流源，该输入差分对的两漏极分别通过该漏极电阻对电性连接至一电压源，该输入差分对的两漏极还分别通过该接地电容对电性连接至地。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该恒流源为N型场效应管，该N型场效应管的漏极串联连接在该源极电阻对上，源极连接在地上。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该具上升下降时间调整功能的MOS电流模式逻辑电路的信号输入、输出端分别设置在该输入差分对的栅极和漏极。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该输入差分对由N型场效应管构成。

与现有技术中预设计的MOS电流模式逻辑电路的上升和下降时间其中任一个小于设计值相比，本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路在预设计的MOS电流模式逻辑电路中的输入差分对的两源极上串联连接了源极电阻对，如此可将电路的上升时间和下降时间均调整为设计值。

附图说明

本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路由以下的实施例及附图给出。

图1为现有技术的预设计的MOS电流模式逻辑电路的电路图；

图2为本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路的电路图。

具体实施方式

以下将对本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路作进一步的详细描述。