[实用新型]一种DSP与绝对式编码器通讯及解码的装置

说明书

技术领域

本实用新型涉及一种通讯及解码装置，尤其涉及一种DSP与绝对式编码器通讯及解码的装置。

背景技术

原来读取交流伺服电机转子位置及旋转角度的装置主要采用在交流伺服电机转子上装上增量式编码器，再用DSP(数字信号处理器)芯片去读增量式编码器脉冲信号，DSP芯片需要运行控制程序才能得出转子的初始相位。但是DSP芯片不能计算出电动机转子的绝对位置，只能计算出转角的增量，而且增量式编码器的精度不是太高且输出的是并行信号，欲提高其精度就必然要增大编码器的设计难度和增多并行信号的输出，这样就不利于伺服驱动器与编码器的长距离通信。

针对这种情况，目前开始使用绝对式编码器读取交流伺服电机转子的数据。绝对式编码器能够直接读出电动机转子的绝对位置，能够使伺服驱动器高精度地读取伺服电机的转子位置及旋转角度。但是，绝对式编码器输出的是串行数据，需要该绝对式编码器厂商提供专用通信芯片去读取绝对式编码器中电机转子的位置信息，再利用DS P(数字信号处理)芯片读取该专用通信芯片锁存的信息，DSP芯片最后才能将该电机转子的位置信息转变为绝对的机械角度、电角度及旋转方向。而绝对式编码器厂商提供的专用通信芯片不仅价格很贵，而且该芯片的集成度较差，不利于缩小伺服驱动器电路控制板的体积。

因此，我们迫切需求一种成本低、电路集成度高的DSP与绝对式编码器通讯及解码的装置。

实用新型内容

基于现有技术的不足，本实用新型所要解决的问题是提供一种成本低、集成度高的DSP与绝对式编码器通讯及解码的装置。

为解决上述问题，本实用新型提供的DSP与绝对式编码器通讯及解码的装置包括：采集外部交流伺服电机数据的绝对式编码器、与该绝对式编码器电连接并将该绝对式编码器采集的数据转换为串行数字信号的接口电路、与该接口电路电连接并将所述串行数字信号转换为并行数据的可编程逻辑器件、与该可编程逻辑器件电连接并对该并行数据进行解码的DSP。

作为一个实施例，还包括连接于可编程逻辑器件与接口电路之间的电平转换电路。所述可编程逻辑器件包括：接收DSP发来的控制信号并对该控制信号进行译码的控制信号接收器、对译码后的控制信号进行逻辑控制运算并发出控制信号的逻辑控制器、根据逻辑控制器发出的信号与绝对式编码器进行通讯的数据收发器、将数据收发器中的数据转换为并行数据并将该并行数据传送给DSP的数据转换器。

作为另一个实施例，所述可编程逻辑器件还包括时钟、将时钟频率分频的分频器以及给收发数据器提供波特率的波特率发生器。所述分频器向逻辑控制器输入时钟以及向波特率发生器输入时钟。

作为又一个实施例，所述接口电路为差分接口电路，该差分接口电路包括第一差分放大器，所述绝对式编码器中包括第二差分放大器，第一差分放大器与第二差分放大器相连。所述差分接口电路采用串行的数据传输方式。

与现有技术相比较，本实用新型的DSP与绝对式编码器通讯及解码的装置通过可编程逻辑器件替代价格昂贵的专用芯片与绝对式编码器通讯，实现串行通讯及串行数据向并行数据的转换，将读出的数据直接送给DSP，不需要过多的外部电路，从而大大节省了成本，提高了集成度。

为使本实用新型更加容易理解，下面将结合附图进一步阐述本实用新型的DSP与绝对式编码器通讯及解码的装置。

附图说明

图1本实用新型装置的结构框图。

图2本实用新型装置与交流伺服电机相连的结构框图。

图3本实用新型装置的接口电路的电路原理图。

图4本实用新型DSP控制整个装置的流程图。

具体实施方式

现在参考附图描述本实用新型的优选实施例，参考图1-3，本实施例的DSP与绝对式编码器通讯及解码的装置包括安装在外部交流伺服电机10上的绝对式编码器20，与该绝对式编码器20电连接的第一差分接口电路50、与该第一差分接口电路50电连接的电平转换电路40、与该电平转换电路40电连接的可编程逻辑器件30(CPLD)、与该可编程逻辑器件30电连接的DSP60(数字信号处理器)。所述DSP60与驱动放大电路70电连接。DSP60的主要功能是控制可编程逻辑器件30、读取可编程逻辑器件30中的数据、以及控制交流伺服电机10和人机界面。