[实用新型]全数字化无损伤切换装置

说明书

技术领域

本实用新型涉及中、大容量数字微波接力通信系统中的工作通道与备用通道的无损伤切换技术，具体是指全数字化无损伤切换装置。

背景技术

在数字微波中继通信系统中经常采用备份法，即除了传送信息的工作波道(设备)外，还有备用波道(设备)，一旦工作波道发生故障或误码率恶化到一定门限，则切换到备用波道(设备)。为此，在收信部分装有一个自动切换装置，以从任一正常运行的工作或备用波道(设备)取得基带信息，如果来自两个收信单元的数字信号间存在相位偏差，则一旦切换操作发生，在输出比特流中就会出现断裂，输出比特就会丢失或重复。

工作波道与备用波道的数字信号相位偏差是由无线传输信号的静态时延和动态时延引起的。较原始的时延调整电路和改进的码位对齐检测电路的时延调整电路都是分别由分频器、相乘器、相加器、VCO(压控振荡器)、弹性存储器和切换开关组成，以上两种实现方法的缺点是：

(1)由于弹性存储器深度只为调整动态时延所设计，对静态时延需要在前面另加固定延时调整电路。

(2)由于静态时延电路不能实时调整，弹性存储器的主用通路不能进行延时调整，动态时延太大时，有可能出现码位长时间对齐不上的情况。

(3)为根据输入的两个时钟产生可靠的输出时钟，需要用到模拟锁相电路。

(4)输入时钟调整电路是由输出时钟作用的逻辑产生，有不同时钟域的逻辑控制，容易引起亚稳态现象出现，可靠性不高。

发明内容

本实用新型的目的在于克服上述现有技术的缺点和不足，提供高速时钟帧同步对齐的全数字化无损伤切换装置。

本实用新型的目的通过下述技术方案实现：本全数字化无损伤切换装置，包括工作AFIFO(异步FIFO)电路、备用AFIFO电路、帧对齐检测电路、切换电路、读取控制逻辑电路、切换逻辑电路、高速时钟，所述工作AFIFO电路、备用AFIFO电路分别相应与工作通道、备用通道信号连接，且工作AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接，备用AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；所述帧对齐电路与读取控制逻辑电路信号连接；所述切换逻辑电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；高速时钟分别与工作AFIFO电路、备用AFIFO电路、读取控制逻辑电路信号连接；所述切换电路外接微波帧分接电路。

为了更好得实现本实用新型，所述工作AFIFO电路通过帧同步、数据使能、数据、时钟四种信号线相应与工作通道信号连接，所述备用AFIFO电路通过帧同步、数据使能、数据、时钟四种信号线与备用通道信号连接；

所述工作AFIFO电路通过数据信号线与切换电路信号连接，通过帧同步信号线与帧对齐检测电路信号连接，通过数据使能信号线与读取控制逻辑电路信号连接；同样，所述备用AFIFO电路通过数据信号线与切换电路信号连接，通过帧同步信号线与帧对齐检测电路信号连接，通过数据使能信号线与读取控制逻辑电路信号连接；

所述工作AFIFO电路、备用AFIFO电路分别通过状态信号线与所述读取控制逻辑电路信号连接，所述帧对齐检测电路分别通过滞后信号线、超前信号线与读取控制逻辑电路信号连接；

所述切换电路分别通过数据、帧同步、数据使能三种信号线外接微波帧分接电路。

本实用新型与现有技术相比，具有如下优点和有益效果：

(1)由AFIFO电路隔离并统一了两个输入时钟，根据主用AFIFO的数据个数调整并产生相位相同的读取数据使能信号，省去了模拟锁相环路，节约了成本。

(2)可实现对静态时延和动态时延的统一处理。

(3)可根据帧对齐检测电路可控制备用通道的读使能，以调整备用数据时延使备用数据与主用数据流对齐。

(4)可将控制逻辑全部作用于统一的时钟域，提高了系统可靠性。

(5)工作通道的延时可以调整，通过控制AFIFO电路的数据缓存个数，可以满足较大的备用通道的动静态正负延时。

(6)由于延时一般不超过1帧长度，帧对齐检测电路可以检测到准确的时延个数，一次输出几个超前或滞后脉冲，电路可一次调整到位。

(7)具有电路全数字化实现、性能可靠等优点，适用于中、大容量数字微波接力通信系统中的工作通道与备用通道的无损伤切换，亦可用于其它具有备用与切换设备的高速数字传输系统。

附图说明

图1为现有中、大容量数字微波接力通信系统的自动切换装置结构原理图；

图2为图1所示自动切换装置的工作原理图；