[发明专利]路由查表系统、三态内容寻址存储器和网络处理器

说明书

技术领域

本发明涉及数字通信技术领域，特别涉及一种路由查表系统、三态内容寻址存储器和网络处理器。

背景技术

数字通信技术领域采用的路由查表系统包括三态内容寻址存储器(TernaryContent Addressable Memory，TCAM)和网络处理器(Network Processor，NP)。TCAM是内容寻址存储器(Content Addressable Memory，CAM)家族中较新的一种。一般的CAM是在传统的存储技术基础上实现的联想记忆存储器，其根据给定内容的特征进行存取，而不是根据地址进行存取。一般CAM中每比特的状态只有两个，分别为“0”和“1”，而TCAM每比特除了“0”和“1”外，还有第三种状态“don’t care”，所以称TCAM为三态内容寻址存储器。

现有技术中，TCAM通过基于四倍速(Qual Data Rate，QDR)静态内存(Static Read Only Memory，SRAM)的物理接口(业内称之为LA-1接口)或网络搜索引擎(Network Search Engine，NSE)接口与网络处理器传递信号。现有技术的这两种接口都是并行接口，采用的信号线数量较多。LA-1接口采用的信号线大约有70根，NSE接口采用的信号线大约有110根。在一个采用LA-1接口的例子中，如图1所示，地址信号线(ADDR)有24根，写数据信号线(D)有18根，读数据信号线(Q)有18根，时钟信号线(CLK)2根，再加上控制信号线(Ctrol)和常规的电源线，信号线总数达到了70余根。在一个采用NSE接口的例子中，如图2所示，指令总线(IBUS)有8根，数据信号线(DBUS)有72根，结果返回总线(RBUS)有25根，时钟信号线(CLK)2根，再加上控制信号线(Ctrol)和常规的电源线，信号线总数达到了110余根。

本领域技术人员知道，较多的信号线不利于印刷电路板(Printed CircuitBoard，PCB)的设计，也导致芯片(包括TCAM芯片，NP芯片，及TCAM和NP集成在一起的芯片)尺寸大，PCB布线难度大。

发明内容

本发明实施例的目的是提供一种路由查表系统、三态内容寻址存储器和网络处理器，以解决现有技术采用LA-1接口或NSE接口信号线较多而导致的不利于PCB设计的问题。

为解决上述技术问题，本发明实施例提供一种路由查表系统、三态内容寻址存储器和网络处理器是这样实现的：

一种路由查表系统，包括三态内容寻址存储器和网络处理器，所述三态内容寻址存储器和所述网络处理器之间通过高速串行接口传输信号。

一种三态内容寻址存储器，所述三态内容寻址存储器通过高速串行接口传输信号。

一种网络处理器，所述网络处理器通过高速串行接口传输信号。

由以上本发明实施例提供的技术方案可见，三态内容寻址存储器和网络处理器之间通过高速串行接口传输信号，可以提高数据传输速率，相应地，接口比特数减小，从而信号线数量就会减少。较少的信号线利于PCB的设计，也可以使芯片尺寸得以减小，并利于PCB布线。而且，较少的信号线使得三态内容寻址存储器和网络处理器的I/O管脚也较少，从而芯片封装尺寸得以减小。接口速率的提高还有利于提高带宽。

附图说明

图1为现有技术中采用基于四倍速静态内存物理接口的路由查表系统框图；

图2为现有技术中采用网络搜索引擎接口的路由查表系统框图；

图3为本发明路由查表系统实施例的框图；

图4为本发明实施例网络处理器到TCAM方向上的信号转换原理图；

图5为本发明实施例TCAM到网络处理器方向上的信号转换原理图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和实施方式对本发明实施例作进一步的详细说明。

以下介绍本发明的路由查表系统实施例。图3示出了该路由查表系统实施例的框图，如图3所示，包括三态内容寻址存储器和网络处理器，三态内容寻址存储器和网络处理器之间通过高速串行接口传输信号。

本领域技术人员知道，接口带宽与接口速率和接口比特数都成正比，而在接口带宽不变的情况下，接口速率(即接口频率)与接口比特数成反比。同时，接口比特数与信号线的数量成正比。上述采用串行的TCAM接口，数据传输速率可以很高，因此，在接口带宽不变的情况下，接口比特数减小，相应地接口信号线数量就会减少。较少的信号线利于PCB的设计，也可以使芯片尺寸得以减小，并利于PCB布线。另外，接口速率的提高还有利于提高带宽。