[发明专利]多负载拓扑架构

说明书

技术领域

本发明涉及一种多负载拓扑硬件架构。

背景技术

电子技术的发展使得IC(集成电路)的工作速度越来越快，工 作频率越来越高，其上设计的负载即芯片数也越来越多，于是设计者在设 计时经常需要将一个信号控制端连接至两个甚至多个芯片，用于为所述两个 甚至多个芯片提供信号。

参照图1，其为现有技术中多负载拓扑架构图，其中包含有一信号控制 端10及四个接收端20、30、40、50，其中所述信号控制端10与四个接收端 20、30、40及50之间采用菊花链拓扑架构相连接，其包括有三个连接点 A、B及C。

在此架构中，驱动信号是从信号控制端10出发沿传输线到达各接收 端，由于各接收端分布不均匀，即从所述信号控制端10出发的信号到达各 接收端所经过的传输线长度会有所不同，而所述驱动信号每经过一段距离的 传输线就会存在一定时间的延迟，如果两传输线的长度差异大于所述驱动信 号的信号传输速度与信号上升时间的乘积，则所述两传输线所连接的接收端 所接收到的信号将会明显不同步；同时，由于各接收端之间的距离相差较 大，导致较远接收端的反射信号会反射至其他较近接收端处，从而使得距离 较近的接收端所接收的信号产生叠加，此时会使其波形在上升期间产生非单 调(non-monotonic)现象，影响了信号的完整性及其功能，导致时序和数字 运算错误。

请继续参照图2，其为对图1中多负载所接收的信号进行仿真验证的波 形图，其中信号曲线22、33、44及55分别对应为接收端20、30、40及50 的信号仿真曲线，从图中我们可以看出，所述接收端20、40、50对应的信 号仿真曲线22、44及55在上升期间产生严重的非单调现象，其有可能会影 响信号的完整性，更有可能导致时序和数字运算错误。

发明内容

鉴于以上内容，有必要提供一种多负载拓扑硬件架构，用于减弱接收 端所接收的信号的非单调性，以提升系统工作的稳定性。

一种多负载拓扑硬件架构，包括一用于发送驱动信号的信号控制端， 所述信号控制端通过一传输线连接至一第一连接点，所述第一连接点经由两 传输线分别连接至一第一接收端及一第二连接点，所述第二连接点经由两传 输线分别连接至一第二接收端及一第三接收端，所述第二接收端与所述第一 连接点之间的传输线长度大于所述第一接收端与第一连接点之间的传输线长 度且两传输线的长度差异值大于所述驱动信号的信号传输速度与信号上升时 间的乘积，所述第三接收端与所述第二连接点之间的传输线长度大于所述第 三接收端与第二连接点之间的传输线长度且两传输线的长度差异值大于所述 驱动信号的信号传输速度与信号上升时间的乘积，所述第一接收端为一不具 有数据传输功能的接收端，所述第二连接点与第二接收端之间还串接有一电 阻。

上述多负载拓硬件扑架中，在第二连接点与第二接收端之间串接一电 阻，所述电阻可以衰减进入所述第二接收端的信号强度，并降低其反射回传 的信号强度，同时其还可以提升进入所述第三接收端的信号强度，避免其发 生非单调现象，同时由于所述第一接收端为一不具有数据传输功能的接收 端，故不用设置电阻来减少其非单调现象，可以减少整个架构中电阻的使用 量，确保系统工作的稳定性。

附图说明

下面结合附图及较佳实施方式对本发明作进一步详细描述。

图1为现有技术中多负载拓扑硬件架构示意图。

图2为对图1中多负载所接收的信号进行仿真验证的波形图。

图3为本发明多负载拓扑硬件架构较佳实施方式的架构示意图。

图4为对图3中多负载所接收的信号进行仿真验证的波形图。

具体实施方式

参照图3，本发明多负载拓扑硬件架构较佳实施方式包括一信号控制端 100、四个接收端200、300、400、500、一电阻RS1及若干传输线，其中信 号控制端100与四个接收端200、300、400及500之间采用菊花链拓扑方式 相连接，所述信号控制端100通过一传输线连接至一第一连接点A，所述第 一连接点A分别经由两传输线连接至接收端200及一第二连接点B，所述第 二连接点B分别通过两传输线连接至接收端300及一第三连接点C，所述第 三连接点C分别通过两传输线连接至接收端400及500。所述电阻RS1串联 于所述第二连接点B与接收端300之间。