[发明专利]包括与选择线连接的跨接线的快闪存储器设备

说明书

技术领域

本公开一般涉及半导体存储器设备，以及更具体地，涉及电可擦除和可编程的半导体存储器设备。

背景技术

半导体存储器被广泛地使用在诸如例如数字逻辑电路和微处理器一样的电子元件中。可以在宽泛的从卫星通信到消费电子的种种应用范围中使用这些和其他此类元件。随着诸如减少尺寸和增加在这些应用中的操作速度一样的需求增加，存在相应的对来自半导体设备的诸如高集成密度和高操作频率一样的特征的需求。因此为了满足此种需求有提高在制造半导体存储器中使用的技术的必要。

一般将半导体存储器设备分类成易失性存储器设备和非易失性存储器设备。在易失性半导体存储器设备中，基于临时存储信息。这可以多种方式实现。例如，在易失性存储器设备中，可以当处于静态随机存取存储器(SRAM)中时通过设置双稳态多谐振荡器循环的逻辑条件或当处于动态随机存取存储器(DRAM)中时通过电容性充电效应存储逻辑信息。此外，当通电时易失性半导体存储器存储和读数据，但是当切断电源时释放该存储的数据。

另一方面，该非易失性半导体存储器，诸如，例如，MROM、PROM、EPROM、和EEPROM，能够即便切断电源也能保留其数据。此外，可以依照用于制造该半导体存储器的制作技术将在该非易失性存储器中的存储条件设计成不变的或可重新编程的。由于其在其他事情中的能力：在缺电时保留数据，非易失性半导体存储器设备被用于宽泛的种种应用中。例如，非易失性存储器设备被用于存储在各应用中的程序文件和微代码，例如，计算机、航空工程、电子工程、通信和消费电子。

在非易失性半导体存储器中，MROM、PROM、和EPROM具有使得对于一般用户为其设备重新编程会不方便的特征。为这些设备重新编程的困难在于这些设备的设计特征，其使得向这些设备擦除和写数据困难。另一方面，能够电擦除和利用数据编程EEPROM。电擦除和编程EEPROM存储器的能力使得EEPROM存储器广泛地受电子设备的一般用户欢迎。此外，能够制作具有高集成密度的快闪EEPROM(下文称为“快闪存储设备”)而不必妥协其存储大量数据的能力。这种特征使得作为大容量辅助存储单元的快闪EEPROM受欢迎。

快闪存储设备一般包括存储单元阵列。典型地，每个存储单元由浮动栅极晶体管形成。此外，该存储单元阵列由多个存储块组成。如图1所示，每个存储块包括串(甚至称为“NAND串”或“NAND单元”)，其每个由浮动栅极晶体管MCm～MC0形成。此外，该浮动栅极晶体管被串联在串选择晶体管SST和接地选择晶体管GST之间，其二者均是每个串的一部分。此外，电气耦合该串至位线BL0～BLn-1。而且，排列多个字线WL0～WLm-1从而它们与该NAND串交叉。明确地，多个字线WL0～WLm-1被耦合到在NAND串中的浮动栅极晶体管的控制栅极。

在编程浮动栅极晶体管(即存储单元)之前，首先擦除该浮动栅极晶体管以具有负的门限电压(如-1V或低于0V)。这一步骤可以确保当在该单元中编程新数据之前去掉任何非有意地存在于该单元中的数据。当编程该存储单元时，向选择的存储单元的字线施加预定时间的高电压。当施加该高电压时，在该选择的存储单元中的电压电平变成具有较高的门限电压，同时其余的存储单元，即未选择的单元，保持其门限电压而没有对其电压电平的任何改变。

但是，以上面提及的方式向包括要编程的存储单元的字线施加高门限电压会导致问题。明确地，当施加该高电压到该选择的字线时，被连接到包括选择的单元的字线的未选择的存储单元会被非有意地编程。耦合到选择的字线的未选择的存储单元的这种非有意地编程被称为“编程干扰”。

防止编程干扰的一种技术是使用自举方案的编程禁止。特别地，利用自举方案的编程禁止的方法被公开在编号5677873题目为“METHOD OFPROGRAMMING FLASH EEPROM INTERGRATED  CIRCUIT MEMORYDEVICES TO PREVENT INADVERTENT PROGRAMMING OFNONDESIGNATED NAND MEMORY CELLS THEREIN”的美国专利，和编号5991202题目为“METHOD FOR REDUCING PROGRAM DISTURB DURINGSELE-BOOSTING IN A NAND FLASH MEMORY”的美国专利中，其二者均通过引用并入此申请中。