[发明专利]用于GPU中的页映射的专门机制

说明书

相关申请案的交叉参考

本申请案主张Tong等人的2006年7月31日申请的第60/820,952号和2006年8月1日申请的第60/821,127号美国临时申请案的优先权，所述两个申请案题目均为“DEDICATED MECHANISM FOR PAGE-MAPPING IN A GPU”，其两者以引用的方式并入本文中。

本申请案与以下共同拥有且共同待决的美国专利申请案相关：2005年10月18日申请的第11/253,438号，题为“Zero Frame Buffer”；2005年3月10日申请的第11/077,662号，题为“Memory Management for Virtual Address Space with Translation Units of VariableRange Size”；以及2005年3月10日申请的第11/077662号，题为“Memory Managementfor Virtual Address Space with Translation Units of Variable Range Size”，所述专利申请案均以引用的方式并入本文中。

技术领域

本发明涉及消除或减少用于检索系统存储器显示数据存取所需的地址转译信息的系统存储器存取。

背景技术

图形处理单元(GPU)被包含作为计算机、视频游戏、汽车导航和其它电子系统的一部分，以便在监视器或其它显示装置上产生图形图像。待开发的最初的GPU将像素值(即，实际显示的颜色)存储在称为帧缓冲器的局部存储器中。

从那时起，GPU(尤其是由加州圣克拉拉的NVIDIA公司设计和开发的GPU)的复杂性已显著增加。存储在帧缓冲器中的数据的大小和复杂性同样增加。这种图形数据现不仅包含像素值，而且包含纹理、纹理描述符、遮影器程序指令和其它数据及命令。这些帧缓冲器现因认可了其扩展的作用而常被称为图形存储器。

直到最近，GPU已经由高级图形端口或AGP总线与中央处理单元和计算机系统中的其它装置通信。虽然开发出这种总线的较快版本，但其不能够将足够的图形数据传送到GPU。因此，图形数据存储在GPU可用的局部存储器中，而不必经过AGP端口。幸运的是，已开发出一种新的总线，其是外围组件互连(PCI)标准的增强版本，或称PCIE(PCI express)。NVIDIA公司已对这种总线协议和所引起的实施方案进行了很大程度的改进和改良。这进而已允许为了利于经由PCIE总线存取的系统存储器而消除局部存储器。

由于图形存储器位置的变化而产生了各种复杂情况。一种复杂情况是，GPU使用虚地址跟踪数据存储位置，而系统存储器使用实地址。为了从系统存储器读取数据，GPU将其虚地址转译为实地址。如果这一转译花费过多的时间，那么系统存储器可能不会以足够快的速度将数据提供到GPU。对于必须持续且快速地提供到GPU的像素或显示数据来说尤其如此。

如果将虚地址转译为实地址所需的信息没有存储在GPU上，那么这种地址转译可能花费过多的时间。明确地说，如果此转译信息在GPU上不可用，那么需要第一存储器存取来从系统存储器中检索所述转译信息。只有这样，才可在第二存储器存取中从系统存储器读取显示数据或其它所需数据。因此，第一存储器存取串联于第二存储器存取之前，因为在没有第一存储器存取所提供的地址的情况下无法进行第二存储器存取。额外的第一存储器存取可能长达1usec，从而大大减缓读取显示数据或其它所需数据的速率。

因此，需要消除或减少用于从系统存储器检索地址转译信息的这些额外存储器存取的电路、方法和设备。

发明内容

因此，本发明实施例提供消除或减少用于检索系统存储器显示数据存取所需的地址转译信息的系统存储器存取的电路、方法和设备。明确地说，地址转译信息存储在图形处理器中。这减少或消除对于用于检索转译信息的单独系统存储器存取的需要。由于不需要额外的存储器存取，所以处理器可更快地转译地址并从系统存储器读取所需的显示数据或其它数据。