[发明专利]用于强光和弱光条件的CMOS图像传感器阵列优化

说明书

技术领域

本发明涉及用于强光和弱光条件的CMOS图像传感器阵列优化。

背景技术

常规互补金属氧化物半导体(CMOS)成像装置内的像素在单独的电荷存储元件或保持电容器上存储光感应电荷，该单独的电荷存储元件或保持电容器具有对于对装置内的所有像素基本相同的特定容量。像素能存储的电荷量，也称作像素“阱容量”，与保持电容器的电容值或“尺寸”成比例。但是，由于存在竞争效应，这使选择保持电容器的尺寸成了CMOS成像装置的开发者难以做出的设计决策。一方面，大的阱容量由于容许电容器存储更多电子，提高了像素的信噪比(SNR)。因而，较大的阱容量通过扩大像素的动态范围改善了像素的强光成像响应。另一方面，较小的阱容量由于减少读错误(如kTC噪声等)改善了像素的SNR。降低读错误增强了像素的弱光响应。

发明内容

根据本发明的一方面，本发明涉及一种设备，包括：

成像阵列，所述阵列至少包括具有第一电荷存储容量的第一类型像素和具有第二电荷存储容量的第二类型像素。

根据本发明的又一方面，本发明涉及一种方法，包括：

从成像阵列的像素中取得曝光值，所述阵列至少包括具有第一电荷存储容量的第一类型像素和具有第二电荷存储容量的第二类型像素；以及

通过在至少一些相邻的第二类型像素的曝光值中内插来确定所述第一类型像素的修正的曝光值。

根据本发明的另一方面，本发明涉及一种方法，包括：

使成像阵列的像素能被充电，所述阵列至少包括具有第一电荷存储元件的第一类型像素和具有第二电荷存储元件的第二类型像素，每个第一类型像素和每个第二类型像素具有光电流源，所述第一和第二电荷存储元件具有不同的电荷存储容量；以及

利用光电流对所述成像阵列的像素充电。

根据本发明的再一方面，本发明涉及一种系统，包括：

成像阵列，所述阵列至少包括具有第一电荷存储容量的第一类型像素和具有第二电荷存储容量的第二类型像素；

耦合到所述成像阵列的控制器，所述控制器向所述成像阵列提供控制信号；以及

通过输入/输出(I/O)接口耦合到所述控制器的天线。

附图说明

附图并入说明书并成为其一部分，说明了与本发明原理一致的一个或多个实施方式，并结合描述解释这些实施方式。附图不一定按比例绘制，而是将其重点放在说明本发明的原理。图中：

图1是示出根据本发明一些实施方式的成像系统实例的框图；

图2是示出本发明一些实施方式的传感器阵列的一部分的框图；

图3是示出本发明一些实施方式的另一传感器阵列的一部分的框图；

图4是示出根据本发明一些实施方式的传感器阵列的一部分的两个相邻像素的实现的示意图；

图5是示出根据本发明一些实施方式的传感器阵列的一部分的两个相邻像素的另一实现的示意图；

图6是示出根据本发明一些实施方式的过程的流程图；

图7是示出根据本发明一些实施方式的另一过程的流程图；

图8是示出根据本发明一些实施方式的另一过程的流程图；以及

图9是示出根据本发明一些实施方式的另一过程的流程图。

具体实施方式

以下参考附图作详细描述。不同附图中使用的相同参考编号来标识相同或相似元件。在以下描述中，阐述具体的细节，例如特定的结构、体系结构、接口、技术等以针对要求权利的本发明的多个方面提供透彻理解。但是，此类细节是出于解释目的提供的，不应视为对要求权利的本发明的限制。在本发明公开内容的帮助下，本领域技术人员将显见到要求权利的本发明的各方面可以在不拘泥于这些特定细节的示例中实施。而且，在某些实例中，为了避免因不必要的细节而妨碍对于本发明的描述，省略了对于公知装置、电路和方法的描述。

图1说明根据本发明一些实施方式的系统实例100。系统100包括图像传感器102、聚光光学系统104、存储器106、控制器108、一个或多个输入/输出(I/O)接口110(如通用同步总线(USB)接口、并行端口、串行端口、无线通信端口和/或其它I/O接口)、图像处理器114以及共享总线或其它通信路径112，共享总线或其它通信路径112将装置102及106至110耦合在一起以用于交换如图像数据和/或控制数据。系统100还可以包括耦合到I/O接口110的无线网络接口的天线111(如偶极天线、窄带弯折型天线(MLA)、宽带MLA、倒“F”型天线、平面倒“F”型天线、goubau天线、贴片天线等)