[发明专利]使高速缓存线暂时无效和重新有效的方法和数据处理系统

说明书

技术领域

本发明通常涉及改进型数据处理系统，具体涉及用于通过检测和跟踪暂时安静存储(temporally silent store)来缩减存储器通信量的计算机实现的方法、数据处理系统和计算机程序产品。

背景技术

随着处理要求的不断增多，目前，许多数据处理系统包含有多个处理器。利用多个处理器，可将处理任务在这些处理器之间进行分配。此外，这些处理器还可访问数据处理系统内其他处理器访问的信息。

在多数据处理系统中，对于每个处理器都能访问更新的值非常重要。有时，需要知道每个处理器何时可对所选数据进行访问。一些指令，例如，刷新或无效指令，意味着其他处理器将会获得存储器中信息的更新的值。刷新指令是强迫将处在中央处理器(CPU)处高速缓存中的存储器的所有变化刷新到主存储器中的指令。无效指令是使其他CPU可具有且针对同一存储器的任何高速缓存线无效的指令。例如，当地对第一CPU将数据写入到高速缓存线时，可将无效信号发送到系统中包含同一存储器的高速缓存线的其他CPU的结构(fabric)，无效信号使具有同一高速缓存线的所有其他CPU刷新高速缓存线，以去除在它们的高速缓存中的过期值。在执行无效指令之后，其他CPU将从存储器载入更新的值，而并非从高速缓存载入过期值。还可使用同步指令确保已完成所有存储器存储操作。

如Kevin M.Lepak和Mikko H.Lipasti在Temporally SilentStores(ACM Digital Library，2002年10月，pp.1-12，此后将其称为“Lepak”)中所述，可采用经常出现的一贯安静(traditionally silent)和暂时安静(temporally silent)存储来缩减存储器通信量并提高性能。一贯安静存储，或简单安静(simple silent)存储是不改变已在目标存储器地址处出现的值的存储指令。暂时安静存储是，暂时改变在目标存储器地址处的值，然后又将其改变回其原始值的存储指令。一贯安静存储和暂时安静存储可频繁出现。研究表明，在过去表现出暂时安静存储特性的存储器地址在未来往往具有同样特性(即，自旋锁总是在0与1之间改变存储值)

发明内容

示意性实施例给出了通过检测和跟踪暂时安静存储来缩减存储器通信量的计算机实现的方法、数据处理系统和计算机程序产品。当检测到针对高速缓存的存储器存储(包括地址和数据值)时，确定在高速缓存中的高速缓存线是否包含与存储器存储中的地址相同的地址。然后，确定先前是否将针对高速缓存线的临时(tentative)高速缓存线无效信号发送到网络中其他数据处理系统，以临时地使高速缓存线无效。如果存储器存储是暂时安静存储，则将高速缓存线重新有效发送到其他数据处理系统，以便清除针对高速缓存线的临时无效信号。

附图说明

在所附权利要求中给出了认为是本发明的新颖特征的特性。不过，结合附图，参照后面关于示意性实施例的详细描述，将更好地理解本发明本身，以及优选实施方式，及其更多目的和优点，其中：

图1表示可实现示意性实施例的分布式数据处理系统的图示；

图2表示可实现示意性实施例的数据处理系统的框图；

图3表示根据示意性实施例的示例性安静存储高速缓存的视图；

图4表示根据示意性实施例用于检测和跟踪存储器存储的存储器存储处理的流程图；以及

图5表示根据示意性实施例用于跟踪存储器存储的存储器读取处理的流程图。

具体实施方式

下面，参照附图，具体参照图1-2，给出其中可实现示意性实施例的数据处理环境的示例性视图。应该理解，图1-2仅仅是示例性的，并不意在断言和表示对可实现不同实施例的环境进行任何限定。可以对所示环境进行多种修改。

下面参照附图，图1表示可实现示意性实施例的数据处理系统的图示。网络数据处理系统100是可实现实施例的计算机网络。网络数据处理系统100包含网络102，网络102是用于提供在网络数据处理系统100内连接在一起的各种设备和计算机之间的通信链路。网络102可包括连接，例如，有线、无线通信链路或光缆。