[发明专利]栅极驱动电路及具有该栅极驱动电路的显示装置

权利要求书

1.一种栅极驱动电路，包括移位寄存器，其具有相互串联连接的多个级，所述多个级包括一个或多个级，其每一个包括：

上拉部，接收第一时钟信号，并在第一节点信号响应于第一输入信号而被驱动至高电压时传递所述第一时钟信号作为栅极信号；

下拉部，响应于第二输入信号而将所述栅极信号放电至截止电压；

放电部，响应于所述第二输入信号而将所述第一节点信号放电至所述截止电压；

第一保持部，响应于所述第一时钟信号，在所述栅极信号已被放电至所述截止电压时将所述第一节点信号保持在所述截止电压；以及

第二保持部，响应于第二时钟信号，在所述第一输入信号处于所述截止电压时将所述第一节点信号保持在所述截止电压，

其中，所述第二保持部具有大于所述第一保持部的晶体管宽长比。

2.根据权利要求1所述的栅极驱动电路，进一步包括进位部，其响应于所述第一节点信号传递所述第一时钟信号作为进位信号，其中，所述第二保持部具有小于所述第一保持部和所述进位部的晶体宽长比的总和的晶体宽长比。

3.根据权利要求2所述的栅极驱动电路，进一步包括：

第三保持部，响应于所述第二时钟信号而将所述栅极信号保持在所述截止电压；

第四保持部，与所述第三保持部交替地将所述栅极信号保持在所述截止电压；以及

切换部，切换所述第四保持部的接通和断开。

4.根据权利要求3所述的栅极驱动电路，其中，所述切换部包括：

第一晶体管，具有漏电极、栅电极、和源电极，所述漏电极和栅电极同时接收所述第一时钟信号；

第二晶体管，具有连接于所述第一晶体管的所述源电极的漏电极，并具有接收所述栅极信号的栅电极、且具有接收所述截止电压的源电极；

第三晶体管，具有接收所述第一时钟信号的漏电极、连接于所述第一晶体管的所述源电极的栅电极、以及源电极；

第四晶体管，具有在第二节点处连接于所述第三晶体管的所述源电极的漏电极、与所述第二晶体管的所述栅电极同时接收所述栅极信号的栅电极、以及接收所述截止电压的源电极；

第一电容，连接所述第三晶体管的所述漏电极与所述第三晶体管的所述栅电极；以及

第二电容，连接所述第三晶体管的所述栅电极与所述第三晶体管的所述源电极，

其中，所述第四保持部响应于第二节点信号而被切换于接通和断开。

5.根据权利要求4所述的栅极驱动电路，其中，所述一个或多个级包括第m级；

所述第m级的所述第一输入信号是垂直起始信号或者是第(m-1)级的所述进位信号，以及

所述第m级的第二输入信号是第(m+1)级的所述栅极信号或者是所述垂直起始信号。

6.根据权利要求4所述的栅极驱动电路，其中，所述第一时钟信号与所述第二时钟信号是反相的。

7.根据权利要求1所述的栅极驱动电路，其中，所述一个或多个级包括第m级；

所述第m级的所述第一输入信号是垂直起始信号或者是第(m-1)级的所述栅极信号，以及

所述第m级的第二输入信号是第(m+1)级的所述栅极信号或者是所述垂直起始信号。

8.一种显示装置，包括：

显示面板，包括显示图像的显示区和在所述显示区周围的外围区、由栅极线和与所述栅极线交叉的数据线在所述显示区中形成的多个像素区；

数据驱动电路，将数据信号输出到所述数据线；以及

栅极驱动电路，具有相互串联连接并直接集成在所述外围区上的多个级，所述多个级中的每一个将栅极信号输出到所述栅极线，

其中，所述多个级包括一个或多个级，其每一个包括：

上拉部，响应于第一节点信号而传递第一时钟信号作为栅极信号，其中所述第一节点信号响应于第一输入信号被驱动至高电位；

下拉部，响应于第二输入信号而将所述栅极信号放电至截止电压；

放电部，响应于所述第二输入信号而将所述第一节点信号放电至所述截止电压；

第一保持部，响应于所述第一时钟信号而将所述第一节点信号保持在所述栅极信号的所述截止电压；以及

第二保持部，响应于所述第二时钟信号而将所述第一节点信号保持在所述第一输入信号的所述截止电压，其中，所述第二保持部具有大于所述第一保持部的晶体管宽长比。