[发明专利]存储器

说明书

技术领域

本发明涉及存储器，尤其涉及对所存储的数据进行刷新动作的存储器。 

背景技术

以往，作为非易失性存储器的一个例子，公知强电介质存储器(Fe RAM：Ferroelectric Random Access Memory)。强电介质存储器利用强电介质的极化方向引起的虚拟的电容变化作为存储元件。在该强电介质存储器中，公知产生存储在存储器单元中的数据的干扰的单纯矩阵型以及单晶体管型的强电介质存储器。即，在这些单纯矩阵型以及单晶体管型的强电介质存储器中，公知：在对包括强电介质电容器的存储器单元进行读出动作后的再次写入动作以及写入动作时，由于对与选择的字线以外的字线连接的存储器单元施加规定的电压，强电介质电容器的极化量减少使得数据消失，产生所谓的干扰。为了抑制这样的干扰，在单纯矩阵型以及单晶体管型的强电介质存储器中进行刷新动作。 

另外，以往公知下述的技术：在进行刷新动作的存储器中，按照内部访问动作和刷新动作不冲突的方式进行各刷新动作。例如提出了一种DR AM(Dynamic Random Access Memory)，与内部时钟同步地进行内部访问动作(读出动作或写入动作)，该内部时钟具有比具有规定周期的外部时钟短的周期。一般，在DRAM中，在经过了一定期间的情况下，必须进行刷新动作。另外，在该DRAM中，由于内部时钟的周期比外部时钟的周期短，所以在一定期间内生成的内部时钟的时钟数比在该一定期间内生成的外部时钟的时钟数多。由此，即使未进行与外部时钟同步的外部访问动作的情况下，由于会周期地生成内部时钟，所以周期地发生不进行与外部访问动作对应的内部访问动作的内部时钟。在该DRAM中，被构成为进行刷新动作，该刷新动作由同步于不进行内部访问动作的内部时钟的读出动作和再次写入动作构成。由此，能够以不妨碍内部访问动作的方式进行刷新动作。 

但是，在以往的DRAM中，由于同步于比外部时钟短规定比例周期的内部时钟来连续进行读出动作以及再次写入动作，所以相应地存在内部时钟的周期变长的不良情况。由此，由于需要使长于内部时钟的周期而设定的外部时钟的周期变长，所以存在外部访问动作的期间变长的问题。 

发明内容

本发明一方式中的存储器，包括：访问控制部，配置为基于外部访问动作进行内部访问动作；刷新控制部，配置为进行刷新动作；刷新分割控制部，配置为将所述刷新动作分割为读出动作和再次写入动作；和地址判定部，配置为判定作为刷新动作的对象的地址、与作为所述刷新动作中的外部访问动作的对象的地址是否一致，其中：所述刷新控制部进一步配置为基于所述地址判定部的输出来判定是否进行所述刷新动作的再次写入动作；在所述地址判定部判定作为刷新动作的对象的地址、与作为所述刷新动作中的外部访问动作的对象的地址一致的情况下，所述刷新控制部配置为对于一致的所述地址，不进行所述刷新动作的再次写入动作而结束所述刷新动作；以及在所述地址判定部判定作为刷新动作的对象的地址、与作为所述刷新动作中的外部访问动作的对象的地址不一致的情况下，所述刷新控制部配置为进行所述刷新动作的再次写入动作。 

附图说明

本发明另一方式中的存储器，包括：访问控制单元，配置为基于外部访问动作进行内部访问动作；刷新控制单元，配置为进行刷新动作；刷新分割控制单元，配置为将所述刷新动作分割为读出动作和再次写入动作；和地址判定单元，配置为判定作为刷新动作的对象的地址、与作为所述刷新动作中的外部访问动作的对象的地址是否一致，其中：所述刷新分割控制单元配置为将所述再次写入动作分割为第一再次写入动作和第二再次写入动作，所述读出动作、所述第一再次写入动作以及所述第二再次写入动作，分别在不同的所述外部访问动作所对应的不同的所述内部访问动作之前和之后的至少任一方进行。 

图1是表示本发明的第一实施方式的单纯矩阵型的强电介质存储器的整体构成的框图。 

图2是说明图1所示的第一实施方式的单纯矩阵型的强电介质存储器的存储器单元阵列的构成的示意图。 

图3是用于说明图1所示的第一实施方式的单纯矩阵型的强电介质存储器的动作控制电路的构成的框图。 

图4是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的动作的电压波形图。 

图5是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的内部访问动作的电压波形图。