[发明专利]一种二阶段背式刻蚀的方法

说明书

技术领域

本发明涉及一种半导体电路的制造方法，特别是一种具有深沟渠电容器的动态随机存取存储器的制造方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，其主要由晶体管与电容器所构成，利用电容器内所储存电荷的多寡来代表一位(bit)的数据，其中一种常用于动态随机存取存储器的电容器结构是沟渠式(trench)电容器。

所谓沟渠式电容器，是指一种将电容器设置在基板内的电容器结构。在制造沟渠式电容器的过程中，首先利用刻蚀等离子体对基板进行干刻蚀，在基板内刻蚀出沟渠，进而将电容器设置在沟渠内。在制造过程中，为了增加沟渠式电容器的电容值，常将沟渠制作的较深，具有这种深沟渠结构的电容器被称为深沟渠电容器。然而，在制造深沟渠电容器的过程中常会产生沟渠结构缺陷，导致深沟渠电容器无法储存电荷，进而产生影响半导体元件品质等问题。

因此，如何在深沟渠电容器的制造工艺中，清除缺陷的来源，降低缺陷的产生，提高产品的合格率，实为一重要的课题。

发明内容

本发明的目的在于，提供一种二阶段背式刻蚀的方法，用以降低深沟渠电容器制造工艺中缺陷的发生率。

为了实现上述目的，本发明提供了一种二阶段背式刻蚀的方法，首先，提供已具有数层硬掩模层的基板。接着，第一次背刻蚀基板背面与侧边，以移除基板背面与侧边的部分硬掩模层。而后，依序图案化硬掩模层与基板，在基板内形成数个沟渠。最后，在进行一湿槽清洗步骤之前，第二次背刻蚀基板侧边，以移除位于基板侧边的针状结构。

依照本发明的一实施例，为了避免在刻蚀时损害基板中央的有效芯片区，因此，上述第一次背刻蚀基板侧边与第二次背刻蚀基板侧边的步骤，都是在基板侧边的无效芯片区中进行，以分别在基板的侧边形成第一作用区与第二作用区，且第二作用区的范围大于或等于第一作用区。

根据上述可知，通过第一次背刻蚀与第二次背刻蚀的方式，可以降低缺陷的发生率，提高产品的合格率。此外，由于在刻蚀出深沟渠电容器的沟渠的步骤前，已将部分硬掩模层移除，因此即使提高等离子体的工艺范围(processwindow)，也不会产生区块缺陷，可使沟渠刻蚀得更深更完整，进而增加深沟渠电容器的储存效能。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A-1C为本发明一实施例的深沟渠电容器的各工艺阶段的剖面图；

图2A-2C为本发明一实施例的深沟渠电容器的各工艺阶段的剖面图；

图3为本发明一实施例的背刻蚀装置的剖面示意图。

其中，附图标记：

100-基板

106-多晶硅层

104-氮化硅层

102-硼硅酸玻璃层

108-缺陷

109-缺陷

120-沟渠

200-基板

200a-正面

200b-背面

210-有效芯片区

212-无效芯片区

214-机台

216-刻蚀液

218-气体

224-第一作用区

228-第二作用区

具体实施方式

为了降低缺陷的数目，需要先在深沟渠电容器的工艺中，找出缺陷的来源，进而解决该问题。因此，要对每一工艺步骤进行监控，并同时侦测各步骤中所产生的缺陷数量。

被监控的深沟渠电容器的工艺步骤大致包含：先在硅基板上形成数层硬掩模层。该硬掩模层主要的作用是为了取代一般光刻胶，以图案化硅基板。这是由于一般光刻胶无法抵挡刻蚀等离子体长时间的刻蚀，因此为了在硅基板中刻蚀出深沟渠电容器的沟渠，必须先在圆片的表面形成硬掩模层，以抵挡等离子体的刻蚀。接着，依序图案化这些硬掩模层。最后，利用图案化的硬掩模层，在硅基板内刻蚀出深沟渠电容器的沟渠。同时在上述的工艺过程中，利用斜向红外线侦测硅基板的散射光值，以监控缺陷产生的数量。

通过侦测的结果发现，在图案化数层硬掩模层的步骤后，以及在硅基板上刻蚀出沟渠结构的步骤前，尽管侦测到一些缺陷，但缺陷的数量并没有明显变化。然而，在硅基板刻蚀出沟渠的步骤后，缺陷的数量却明显剧增，且缺陷发生的地方皆靠近硅基板的侧边。