[发明专利]限幅电路

说明书

技术领域

本发明涉及一种用于将输出信号电平限制在预定范围的限幅电路。 

背景技术

近年来，随着LSI中的器件小型化且更高集成化，以低电压进行工作的电路数目增加了。此外，通常将具有不同工作电压的若干电路装配到一个LSI。在这种情况下，如果将大于规定工作电压的过电压施加到以低电压进行工作的电路上，那么当过电流流过该电路时，该电路可能会被毁坏。因此，当从以高电压工作的电路向以低电压工作的电路输出信号时，必须通过限幅电路对输出电压的电压电平进行限幅。 

图10示出了包括有以不同电压工作的两个电路以及限幅电路的设备的构造示例。在图10中，第一电路1是以电源电压VDD1工作的电路。第二电路2是以电源电压VDD2工作的电路。限幅电路3采用来自第一电路1的输出电压作为输入信号，其中来自第一电路1的输出电压在从地电平0V至电源电压VDD1的电压范围内波动，并且将电压电平限制在电源电压VDD2或更低以便将其输出到第二电路2。 

图11示出了第一电路1的特定构造示例。图11中，输入电压V_IN被施加到差分放大器5的反相输入，差分放大器5的输出与Pch-MOS晶体管MP1的栅极相连。晶体管MP1的源极与电源电压VDD1相连。晶体管MP1的漏极输出第一电路1的输出电压V_OUT1，并且还与差分放大器5的非反相输入以及恒流源4相连。恒流源4的另一端与地相连。由于这种构造，当晶体管MP1在饱和区中工作并且差分放大器5的环路增益足够大时，差分放大器5的差分输入电压变得很小，并且 满足输出电压V_OUT1几乎等于输入电压V_IN。 

作为限幅电路3的构造示例，图12示出了在公开号为No.58-70482的日本未审专利申请中所公开的构造。在图12的限幅电路3中，QL、QLL、以及QD是Nch-MOS晶体管。第一电路1的输入电压被施加到脉冲发生器100的输入端。脉冲发生器100的非反相输出与晶体管QL的栅极相连。脉冲发生器100的反相输出与晶体管QD的栅极相连。此外，通过电压转换器101将固定电压VLL施加到晶体管QLL的栅极。晶体管QL的漏极与电源电压VCC相连，并且晶体管QL的源极与晶体管QLL的漏极相连。此外，晶体管QLL的源极与晶体管QD的漏极相连，晶体管QD的源极与地相连。另外，晶体管QD的漏极作为限幅电路3的输出电压来输出。 

如果脉冲发生器100的输入电压V_OUT1变为高电压，那么通过脉冲发生器100的操作，晶体管QD的栅极电压从高电压变为地电平。因此晶体管QD断开，同时晶体管QL的栅极电压从地电平变为电源电压电平VCC。其结果是，晶体管QL开启。 

在这里，当将恒电压VLL施加到晶体管QLL的栅极时，如果输出电压V_OUT2超过VLL-VTH，那么晶体管QLL断开。因此，限幅电路3工作以使得输出电压V_OUT2不超过VLL-VTH。应注意的是，电压VTH是晶体管QLL的阈值电压。 

具体地说，假定晶体管QL和QD所确定的限幅电路3的阈值电压是VTQ，则当输入电压V_OUT1高于VTQ时，输出电压V_OUT2被限制在VLL-VTH。此外，当输入电压V_OUT1低于VTQ时，输出电压V_OUT2变为地电平。图13示出了输入电压V_OUTI与输出电压V_OUT2之间的关系。 

图14示出了用于使用另一方法来对输出电压的电压电平进行限幅的限幅电路3的构造示意图。在图14所示的限幅电路3中，缓冲电路 200和201输出几乎等于输入信号的信号。具体地说，对缓冲电路200进行设置，以增大输入阻抗，而对缓冲电路201进行设置，以降低输出阻抗。电阻R起到电流限幅的作用，用于防止过电流从缓冲电路200流向电压源6。 

在图14所示的电路中，假定电压源6的电压值是VL并且二极管D的正向电压是VDT，则当输入电压V_OUT1是VL+VDT或更低时，输出电压V_OUT2变得几乎与输入电压V_OUT1相同。另一方面，当输入电压V_OUT1大于VL+VDT时，二极管D变为正向偏压并且是导通的。因此，图3的限幅电路3进行工作，以使得输出电压V_OUT2不超过VL+VDT。