[发明专利]具有串行输入/输出接口的多端口存储装置及其控制方法

说明书

技术领域

本发明涉及一种用于半导体装置的设计技术；更具体地说，涉及一种用于控制确定多端口存储装置的操作模式的模式寄存器的设备和方法，该多端口存储装置具有用于执行多个并发处理的串行输入/输出接口。

背景技术

通常，诸如随机存取存储器的存储装置具有一个端口，即，包括多个输入/输出管脚的组(set)。也就是为了与诸如芯片组的外部装置交换数据，存储装置包括由多个输入/输出管脚组成的管脚组。此单端口存储装置使用并行输入/输出接口，其中经由耦接到多个输入/输出管脚的每一个的每条线而并行传输多位数据。因此，为了增加操作速度，与外部装置并行交换多个数据。

I/O接口是用于经由信号线来连接具有不同功能的单位装置并精确地传输传输/接收数据的电和机械机制。以下所描述的I/O接口必须具有相同精确度。信号线是传输地址信号、数据信号和控制信号的总线。以下所描述的信号线将被称作总线。

并行I/O接口具有高数据处理效率(速度)，因为其可经由多个总线同时传输多位数据。因此，并行I/O接口广泛用于需要高速度的短距离传输。然而，在并行I/O接口中，用于传输I/O数据的总线的数量增加。结果，随着距离增加，制造成本增加。由于单端口的限制，独立地配置多个存储装置以便在多媒体系统的硬件方面支持各种多媒体功能。当进行用于特定功能的操作时，不能同时进行用于另一功能的操作。

考虑到并行I/O接口的缺点，已做出许多将并行I/O接口变成串行I/O接口的尝试。而且，考虑到与具有其它串行I/O接口的装置的兼容扩展，需要改变在半导体存储装置的I/O环境中的串行I/O接口。此外，用于音频和视频的电气装置(appliance device)嵌入在诸如高清晰度电视(HDTV)和液晶显示器(LCD)TV的显示装置中。因为这些电气装置需要独立的数据处理，所以存在 对使用多个端口的具有串行I/O接口的多端口存储装置的需求。

因此，建议在共同拥有的同时待审申请中的美国申请第11/528,970号(于2006年9月27日申请，标题为“Multi-port Memory Device with SerialInput/output Interface”)中描述的一种半导体存储装置。

图1说明在共同拥有的同时待审申请中的美国申请第11/528,970号(于2006年9月27日申请，标题为“Multi-port Memory Device with SerialInput/output Interface”，其以引用方式并入本文中)中公开的传统半导体存储装置的框图。

为便于阐释，说明具有四个端口和八个存储体(bank)的多端口存储装置。特别地，假设多端口存储装置具有16位的数据帧并执行64位的预取操作。

如图所示，多端口存储装置包括第一端口PORT0至第四端口PORT3、第一存储体BANK0至第八存储体BANK7、第一全局输入/输出(I/O)数据总线GIO_OUT和第二全局输入/输出(I/O)数据总线GIO_IN，以及第一存储体控制单元BC0至第八存储体控制单元BC7。

位于多端口存储装置中心的第一端口PORT0至第四端口PORT3的每一个配备在行方向上，并且彼此独立地执行与其自己的外部装置的串行数据通信。第一存储体BANK0至第八存储体BANK7基于第一端口PORT0至第四端口PORT3被分成上部存储体BANK0至BANK3和下部存储体BANK4至BANK7，并且配置在行方向上。

第一全局I/O总线GIO_OUT在行方向上配置在上部存储体BANK0至BANK3与第一端口PORT0至第四端口PORT3之间，并且并行传输输出数据。第二全局I/O总线GIO_IN在行方向上配置在下部存储体BANK4至BANK7与第一端口PORT0至第四端口PORT3之间，并且并行传输输入数据。

第一存储体控制单元BC0至第八存储体控制单元BC7控制第一全局I/O总线GIO_OUT和第二全局I/O总线GIO_IN与第一存储体BANK0至第八存储体BANK7之间的信号传输。

图2说明图1中所示的第一存储体BANK0的详细框图。

如图所示，每一个存储体，例如，第一存储体BANK0，包括存储单元阵列(memory cell array)10、行解码器11和列解码器12、写入驱动器(W/D)13、数据总线读出放大器(data bus sense amplifier，DBSA)14和均衡器(未示出)。其它存储体BANK1至BANK7具有与第一存储体BANK0的结构相同的结 构。