[发明专利]固态图像拾取装置、相机系统及其驱动方法

说明书

本申请包含有关在2006年4月10日向日本专利局提交的日本专利申请JP 2006-107149的主题，其全部内容通过引用而合并于此。

技术领域

本发明涉及固态图像拾取装置、相机系统及其驱动方法(或者属于固态图像 拾取装置、相机系统及其驱动方法的领域)。

背景技术

已经报告了一种其上安装有列平行模数转换器(下文中，将模数转换器简称 为ADC)的已知互补金属氧化物半导体(CMOS)图像传感器。例如，上述CMOS 图像传感器公开于“集成的800×600CMOS图像系统”，作者W.Yang等人，ISSCC 技术论文文摘，第304-305页，1999年2月(“An integrated 800×600CMOS Image  System”by W.Yang et al.，ISSCC Digest of Technical Papers，p.304-305，Feb. 1999)。

在图7的方框图中图示了其上安装有列平行ADC的示例已知CMOS图像 传感器的配置。

如图7所示，固态图像拾取装置101包括多个像素12，其中每个像素12 包括光电二极管和像素内(in-pixel)放大器。像素12以矩阵形式布置，从而生成 像素阵列11。列平行ADC包括比较器21和存储器件51。比较器21将由数模 转换器(下文中，简称为DAC)19生成的参考信号(参考电压)RAMP与对于每条 行线H0、H1等经由列线V0、V1等从像素12获得的模拟信号进行比较。存储 器件51存储有关通过被配置来对比较时间周期计数的计数器52执行的计数结 果的信息。列平行ADC具有n位数字信号转换功能。而且，列平行ADC被提 供用于每条列线V0、V1等，从而形成列平行ADC块55。

每条水平输出线16包括2n位宽水平输出线以及对应于每条输出线的2n个 感测电路、减法电路53、和输出电路。而且，提供生成内部时钟的定时控制电 路20、被配置成控制行地址和行扫描的行扫描电路18、以及被配置成控制列地 址和列扫描的列扫描电路17，作为被配置成依次读取从像素阵列11发送的信号 的控制电路。

接着，将参考图8的时序图和图7的方框图来描述示例已知CMOS图像传 感器的操作。

在稳定了从任意行线Hx到列线V0、V1等的像素12的数据的第一读取和 发送之后，通过随时间将参考电压改变为由DAC 19生成的参考电压RAMP而 获得步进波形，并且比较器21将参考电压RAMP与任意列线Vx的电压进行比 较。在将步进波形发送到参考电压RAMP的同时，计数器52执行第一计数。当 参考电压RAMP变得等于列线Vx的电压时，反向从比较器21发送的输出。同 时，在存储器件51中存储有关对应于比较时间周期的计数值的信息。在第一读 取时间，从每个像素12读取复位分量ΔV。该复位分量ΔV包括对于每个像素 12而改变的噪声。然而，通常，复位分量ΔV的变化无关紧要，并且所有像素 12被复位在相同电平。因此，来自任意列线Vx的输出近似已知。因此，当第 一时间读取复位分量ΔV时，通过调节参考电压RAMP可以减少比较时间周期。 在上述已知示例中，在对应于7位(128个时钟信号)的计数时间周期上执行复位 分量ΔV中的比较。

在第二读取时间，除了复位分量ΔV，还读取对应于每个像素12的入射光 量的信号分量。也就是说，在稳定了从任意行线Hx到列线V0、V1等的像素12 的数据的第二读取和发送之后，通过随时间将参考电压改变为由DAC19生成的 参考信号(参考电压)RAMP而获得步进波形，并且比较器21将参考电压RAMP 与任意列线Vx的电压进行比较。在将步进波形发送到参考电压RAMP的同时， 计数器52执行第二计数。当参考电压RAMP变得等于列线Vx的电压时，反向 从比较器21发送的输出。同时，在存储器件51中存储有关对应于比较时间周 期的计数值的信息。这时，将通过第一计数获得的以及通过第二计数获得的计 数值数据存储在存储器件51中不同位置处。

在上述AD转换时间周期之后，列扫描电路17执行下列处理。即，通过第 一计数和第二计数中的每一计数获得的并被存储在存储部件51中的n位数字信 号通过2n条水平输出线16被发送，通过减法器53依次经受如(第二计数信号) -(第一计数信号)所示的减法处理，并且被外部发送。之后，对于每一行执行上 述处理，从而生成二维图像。