[发明专利]为两次或多于两次传递中经由总线的传递构建嵌套纠错码方案的系统和方法

说明书

技术领域

本发明涉及跨越计算机、通信或存储设备总线传递数据，尤其是涉及利用嵌套的纠错码(ECC)方案保护数据。

背景技术

在过去，计算机系统在并行结构中使用具有许多位或位通道的若干宽并行总线十分普遍。这些总线会在一次传递中从源向接收者递送数据字。因此，例如某常用总线会在每个传递周期将64个数据位递送到其目的地。这样的总线既可用于芯片上、模块上，也可用于单板上。在过去，通信系统使用窄的单线总线也十分普遍，每条总线只有一条位通道。这些总线从单一源向单一(或多个)接收者递送其数据字会经过许多传递周期，即一位一位向下发送到通道，直到递送整个有效负载即数据字。

为了确保数据安全到达接收者，在总线上可以使用某种错误检验或纠正。在高可靠性计算机中，典型情况下利用ECC保护并行总线。在高可靠性通信链接中，往往采用循环冗余码校验(CRC)。一般来说，ECC通常用于对错误数据位提供“实时”纠正，而CRC通常用于对错误数据位提供“实时”检测。在ECC方案中，由ECC逻辑操作数据，以调整接收者收到的数据，使得“合格”数据将通向下游。在CRC方案中，当CRC表示收到了错误数据时，要求数据源重新发送该数据字。在这些系统中，当误码的性质为固定不变时(如硬错误)，ECC往往更有效，而当误码的性质为瞬态时(如软错误)，CRC往往更有效。

在将来的电子系统中，计算机和通信系统之间的传统分界线将日益模糊。数据往往经过几个传递周期沿着并行、高速总线传递。这种方案提供了非常宽的带宽，但是，这也使得处理硬错误和软错误都成为必要。硬错误发生在物理介质经历故障比如驱动器烧坏时。软错误发生在噪声、畸变和抖动沿着单条位通道翻转了某位时。对硬错误和软错误都有恢复能力的容错高速并行总线会受到欢迎。

工业界正朝着跨越高速并行总线的多条位通道而使用CRC的方向前进，无论何时呈现误码都会发出重发的信号。这些方案具有强有力的检错功能，对软错误效果显著，但是它们不能纠正误码，这就使其对硬错误不太有用。在需要硬错误保护的系统中，已经提议了针对CRC的扩展，在总线中包括备用位通道，使得在遇到硬错误时，该总线将重新配置自己，以估计可能良好的位通道代替出故障的位通道。对硬错误和软错误都提供保护的另一种选择是符号保护总线ECC结构，其中的符号沿着若干位通道定义，而不是传统的跨字结构。在2004年10月29日提交的与本发明共同转让的美国专利公开号US2006010775 A1中已经介绍过，标题为“System，Method andStorage Medium for Providing Fault Detection and Correction in aMemory Subsystem”。

最后，虽然先前公开的基本结构提供了优于CRC/备用方法的优点，但是创建ECC并使之满足系统的需求并非总是显著的即非凡的工作。正在变得越来越频繁的一种这样的需求是以下情况：为了保护总线而使用第二种不同的嵌套ECC方案跨总线发送一个ECC字。例如，通过单纠错(SEC)和双检错(DED)码，往往缩短为“SEC/DED”，可以最好地提供存储器中存储的数据。不过，如果这种ECC字在两次传递中跨越高速并行总线发送，就需要不同的代码，以应对位通道故障。所以，对总线传递来说，单2位符号纠错和双2位符号检错(S2EC/D2ED)码是适合的，其中若干符号沿着若干位通道对齐。然而，构造这种嵌套码既不显著也不非凡，尤其对于2位符号的情况。所希望的是具有产生这种嵌套的2位符号代码组的方案，它们保存和/或再使用原始SEC/DED码的部分。

发明内容

若干实施例包括构造嵌套纠错码(ECC)方案的方法。本方法包括接收包括原始检验位的汉明距离为n的代码。定义符号纠正码H矩阵框架包括对原始检验位以及与符号纠正码相关联的附加检验位指定位位置。指定位位置，使得这些附加检验位处于第一次传递之后的传递中经由总线传递的位位置中。通过按符号列反复地加入H矩阵位的行，以使得符号纠正码H矩阵描述符号纠正码，并且汉明距离为n的代码保持为符号纠正码H矩阵的子集，使用由该结构表明的位位置来创建符号纠正码H矩阵。