[发明专利]一种消去采样保持电路的流水线模数转换器及方法无效

专利信息
申请号: 200710065176.5 申请日: 2007-04-05
公开(公告)号: CN101282118A 公开(公告)日: 2008-10-08
发明(设计)人: 郑晓燕;周玉梅 申请(专利权)人: 中国科学院微电子研究所
主分类号: H03M1/38 分类号: H03M1/38
代理公司: 中科专利商标代理有限责任公司 代理人: 周国城
地址: 100029*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 消去 采样 保持 电路 流水线 转换器 方法
【说明书】:

技术领域

发明涉及流水线模数转换器(Analog to Digital Circuit,ADC)技术领域,尤其涉及一种消去采样保持电路的流水线ADC和在流水线ADC中消去采样保持电路的方法,特别是一种10比特的消去采样保持电路的流水线ADC。

背景技术

流水线ADC是目前ADC中在速度、精度、功耗和面积折中优势最明显的。在流水线ADC中,对前端采样保持电路的性能要求是最高的,它的精度要达到整个ADC所需的精度,所以功耗通常比较大,在很多流水线ADC中,采样保持电路的功耗要占到整个ADC的三分之一以上。同时,采样保持电路占用了很大的芯片面积,它的噪声对ADC的贡献很大。消去采样保持电路对降低整个ADC的功耗、面积有非常明显的优势。

尽管消去采样保持电路可以带来很多优势,同时也存在一些问题。在没有采样保持电路的时候,ADC外部输入电压直接输入给第一级乘法数模转换电路(Multiplying Digital to Analog Circuit,MDAC)和第一级子模数转换器(SUBADC)进行采样。第一级MDAC在它的余差放大相进行余差放大的电压是MDAC的采样相结束时存储在采样电容和反馈电容上的电压;第一级SUBADC在它的比较相与参考电压进行比较的电压是SUBADC中的采样电容在采样相结束时存储的电压。这两个电压并不相等,如果差值超过了比较器所能校正的范围,则会产生错误的输出码,严重影响流水线ADC的性能。

引起两个电压不相等的主要原因有两个,一个是第一级MDAC和第一级SUBADC的采样相结束时刻不同,即控制第一级MDAC和第一级SUBADC进行采样的时钟信号之间有偏差,当输入信号频率较高时,在这个偏差时间内,输入信号的电压变化较大,使得MDAC进行余差放大的电压和SUBADC比较的电压值差别较大;另一个是采样的时间常数不同,即对输入信号的响应不同,输入信号频率较高时,在采样时刻结束时MDAC采样电容上的电压和比较器采样电容上的电压差别较大,使得MDAC进行余差放大的电压和SUBADC比较的电压值差别较大。所以传统的流水线ADC采样保持电路消去技术通常应用于采样率较低的流水线ADC。

发明内容

(一)要解决的技术问题

有鉴于此,本发明的一个目的在于提供一种消去采样保持电路的流水线模数转换器,以提高对电压误差的容忍程度,减小第一级MDAC采样电压和第一级子ADC采样电压之间的误差。

本发明的另一个目的在于提供一种在流水线模数转换器中消去采样保持电路的方法,以提高对电压误差的容忍程度,减小第一级MDAC采样电压和第一级子ADC采样电压之间的误差。

(二)技术方案

为达到上述一个目的,本发明提供了一种消去采样保持电路的流水线模数转换器,该流水线模数转换器中的第一级乘法数模转换电路(MDAC)采用1.5比特的结构。

优选地,所述第一级MDAC电路中与采样相关的开关包括Sc1、Sc2、Ss1、Ss2、Sf1、Sf2,该流水线模数转换器包括一第一级子模数转换器SUBADC,该第一级SUBADC中与采样相关的开关包括Sc3、Sc4、Sc5、Sc6、Ss3、Ss4、Ss5、Ss6,

该流水线模数转换器进一步采用同一个时钟信号ph1e控制Sc1、Sc2、Sc3、Sc4、Sc5和Sc6,并采用同一个时钟信号ph1控制Ss1、Ss2、Sf1、Sf2、Ss3、Ss4、Ss5和Ss6。

优选地,在该流水线模数转换器中,所述第一级MDAC中与采样相关的开关管的长度和第一级比较器中与采样相关的开关管的长度相等;所述第一级MDAC中与采样相关的开关管的宽度和第一级比较器中与采样相关的开关管得宽度的比例,根据第一级MDAC中采样电容大小与第一级比较器中采样电容大小的比例进行设置,当第一级MDAC中采样电容大小与第一级比较器中采样电容大小的比例为M时,M为自然数,第一级MDAC中与采样相关的开关管宽度和第一级比较器中与采样相关的开关管宽度的比例为M或2M。

为达到上述一个目的,本发明提供了一种消去采样保持电路的流水线模数转换器,该流水线模数转换器包括:

流水子级,用于对接收自流水线模数转换器(ADC)输入端的信号进行模数转换和余差放大,将得到的数字码输出给延时同步寄存器阵列,模拟信号输出给下一级流水子级;

延时同步寄存器阵列,用于对接收自各流水子级的数字信号进行延时对准,将得到的数字输出给数字纠错模块;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710065176.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top