[发明专利]介质层的形成方法及双镶嵌结构的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种介质层的形成方法及双镶嵌结构的制造方法。

背景技术

随着半导体集成电路制造技术的日益进步，集成度越来越高，线宽越做越小，为降低后段互连结构的电阻电容延迟(RC Delay)，引入铜双镶嵌结构的制造工艺来形成后段的互连结构。专利号为US 7030031B2的美国专利公开了一种双镶嵌结构的制造工艺。

图1至图3为所述的美国专利公开的双镶嵌结构的制造工艺的各步骤相应的结构的剖面示意图。

如图1所示，提供半导体基底11，在所述半导体基底11中具有导电层10，所述导电层10的材质可以为铜；

在所述半导体基底11上形成介质层(又称为覆盖层，Cap Layer)12和中间介电层13，其中所述介质层12可以是氮化硅，所述中间介电层13为低介电常数材料；

可选的，在所述中间介质层13上可形成覆盖层14；

通过图形化方法在所述中间介电层13中形成连接孔15，并在所述连接孔15中和中间节电层13(或覆盖层14)上平坦化层16；

在所述平坦化层16上形成光刻胶层19，并在所述光刻胶层19中形成沟槽图案20；

如图2所示，通过刻蚀将所述沟槽图案20转移到所述中间介电层13中，形成沟槽24；

并去除所述光刻胶层19和平坦化层16；

如图3所示，在所述沟槽24和连接孔15中填充金属材料，形成互连线25和连接插塞26。

所述的双镶嵌结构的制造方法中，一般通过化学气相沉积的方法形成介质层12；在形成介质层12时，首先用氨气等离子体对所述导电层10进行表面预处理，去除所述导电层10表面的氧化物，例如若导电层10材质为铜，通过表面预处理去除氧化铜；接着在导电层10上和半导体基底11的表面的其它部分通过沉积形成介质层12；

然而，所述的方法形成的介质层12后，会在导电层10上方相应位置的介质层12表面产生突起缺陷，如图4所示的突起12a，使介质层12表面平坦化程度降低；由于介质层12作为连接孔15的刻蚀停止层，突起12a会影响对形成连接孔15的刻蚀终止信号的检测，在没有突起的位置的造成连接孔的刻蚀不足，易形成断路。

发明内容

本发明提供一种介质层的形成方法及双镶嵌结构的制造方法，该方法在形成介质层时不会产生突起缺陷。

本发明提供的一种介质层的形成方法，包括：

提供具有金属层的半导体基底；

用无氮的还原性气体的等离子体对所述金属层进行表面预处理；

在所述半导体基底上沉积介质层。

可选的，所述表面预处理的步骤如下：

将所述半导体基底置于工艺腔中；

向所述工艺腔中通入无氮的还原性气体，该还原性气体在激励源的激励下电离，产生等离子体；

在等离子体和半导体基底之间施加偏压，使等离子体向半导体基底表面移动，轰击所述金属层表面。

可选的，所述激励源为微波源或射频源。

可选的，所述激励源为射频源，该射频源的功率为500至700W。

可选的，所述还原性气体为氢气或一氧化碳。

可选的，所述还原性气体为氢气和氦气的混合气体。

可选的，所述混合气体的流量为50至200sccm。

可选的，对所述金属层进行表面预处理的工艺和在所述半导体基底上沉积介质层的工艺可原位进行或在不同的工艺腔中分别进行。

可选的，所述介质层为氮化硅或碳化硅或氮碳硅化合物。

本发明还提供一种双镶嵌结构的制造方法，包括：

提供具有金属层的半导体基底；

用无氮的还原性气体的等离子体对所述金属层进行表面预处理；

在所述半导体基底上沉积介质层；

在所述介质层上形成中间介电层；

在所述中间介电层中形成开口，其中，至少一开口底部露出所述金属导线层表面；

在所述开口中填充金属材料。

可选的，所述表面预处理的步骤如下：

将所述半导体基底置于工艺腔中；

向所述工艺腔中通入无氮的还原性气体，该还原性气体在激励源的激励下电离，产生等离子体；

在等离子体和半导体基底之间施加偏压，使等离子体向半导体基底表面移动，轰击所述金属层表面。

可选的，所述激励源为微波源或射频源。

可选的，所述激励源为射频源，该射频源的功率为500至700W。