[发明专利]晶圆背面减薄工艺

说明书

技术领域

本发明涉及三维封装工艺，特别涉及三维封装工艺中的晶圆背面减薄工 艺。

背景技术

众所周知，封装技术其实就是一种将芯片打包的技术，这种打包对于芯 片来说是必须的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电 路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运 输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的 PCB(印制电路板)的设计和制造，因此它是至关重要的。封装也可以说是安 装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片 和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。简 单来说，封装就是将芯片上的接点通过导线连接到封装外壳的引脚上，这些 引脚又通过印刷电路板上的导线与其他器件建立连接。因此，封装技术是集 成电路产业中非常关键的一环。

目前，经过多年的发展，封装技术经历了从最初的针脚插入式实装技术 到表面贴装技术再到球栅阵列端子BGA(ball grid array)型封装技术再到最 新的三维封装技术(3D Package)。其中，三维封装技术又可分为封装叠层的 三维封装、芯片叠层的三维封装以及晶圆叠层的三维封装三种类型。三维封 装的优点在于可以提高互连线的密度，降低器件外形的总体高度。由于有可 能将不同类型的芯片层叠在一起，而又具有较高的互连线密度，因此三维封 装技术具有很好的应用前景。在三维系统级封装技术中，硅通孔(TSV， Through-Silicon-Via)电极的连接路径可以缩短至只有一个芯片的厚度，所以 能够实现路径最短和集成度最高的互连。通过硅通孔实现互连的系统级集成 方案，能够在减少芯片面积的同时缓解互连延迟问题。如果用垂直方向的短 互连线来代替二维结构中大量的长互连线，就能够使逻辑电路的性能大大提 高。例如，通过将关键路径上的逻辑门放置在多个有源层上，就能够将它们 非常紧密地排布起来。也可以将电压和/或性能要求不同的电路放置在不同的 层上。

基于TSV制造技术的三维封装的关键工艺包括：高高宽比(>5:1)的TSV 钻蚀，TSV绝缘介质及导电材料填充，晶圆的减薄，芯片到芯片、芯片到晶 圆或晶圆到晶圆之间的精确对准，低温的粘结性键合方法等。其中晶圆的减 薄工艺常采用化学机械研磨的方法，例如，专利号为02140151.9的中国专利 提供了一种化学机械研磨的方法，包括，提供基底，该基底上已形成有金属 层，且该金属层下方形成有障碍层；提供障碍层研磨浆及化学助剂，用以研 磨该金属层；以及仅提供障碍层研磨浆，用以研磨该障碍层；其中该化学助 剂是由至少一种氧化剂、至少一种螯合剂和酸碱缓冲液所组成。但是，在三 维封装工艺中，晶圆的厚度至少需要减薄到70um以下，而当晶圆减薄到 100um以下时，晶圆就会变得极其易碎，如图1圈中所示，在对于晶圆的研 磨过程中就可能使得晶圆的边缘发生弯曲甚至断裂。

发明内容

本发明即是为了解决现有技术在对晶圆背面减薄时容易使晶圆边缘发生 弯曲甚至断裂的问题。

为解决上述问题，本发明提供了一种晶圆背面减薄工艺，包括在对于晶 圆减薄之前，在两片晶圆的边缘间隙或晶圆与支撑载体的边缘间隙填入填充 物质，然后对于晶圆背面进行研磨来减薄晶圆厚度，并在研磨完成后对于晶 圆背面进行抛光。

与现有技术相比，上述方案具有以下优点：上述方案晶圆背面减薄工艺 通过在晶圆背面减薄之前，在两片晶圆的边缘间隙或晶圆与支撑载体的边缘 间隙填入填充物质，防止对于晶圆背面进行研磨时使用的研磨浆颗粒进入边 缘间隙，并且对于晶圆的边缘进行支撑，从而使得在对于晶圆背面进行减薄 时，晶圆边缘不致发生弯曲或者断裂，提高了晶圆减薄的质量。

附图说明

图1是现有晶圆背面减薄工艺后晶圆边缘示意图；

图2是本发明实施例晶圆背面减薄工艺流程图；

图3A至图3H是本发明实施例晶圆背面减薄工艺示意图；

图4是本发明实施例晶圆背面减薄工艺后晶圆边缘示意图。

具体实施方式

本发明晶圆背面减薄工艺的实质是在两片晶圆的边缘间隙或晶圆与支撑 载体的边缘间隙填入填充物质，防止对于晶圆背面进行研磨时使用的研磨浆 颗粒进入两片晶圆的边缘间隙，并且对于晶圆的边缘进行支撑。